射频锁相环频率合成器的分析与设计
| 第一章 绪论 | 第1-16页 |
| 1．1 频率合成器的应用 | 第8-9页 |
| 1．2 频率合成技术的发展 | 第9-13页 |
| 1．3 频率合成器的性能指标 | 第13-15页 |
| 1．4 课题内容 | 第15-16页 |
| 第二章 锁相环频率合成器原理和环路特性分析 | 第16-30页 |
| 2．1 锁相环频率合成器的基本原理 | 第16-23页 |
| 2．1．1 锁相环频率合成器的基本工作原理 | 第16-17页 |
| 2．1．2 锁相环频率合成器各部件及其数学模型 | 第17-21页 |
| 2．1．3 锁相环线性化模型 | 第21-23页 |
| 2．2 环路稳定性分析 | 第23-24页 |
| 2．3 瞬时响应分析 | 第24页 |
| 2．4 环路噪声性能分析 | 第24-29页 |
| 2．5 小结 | 第29-30页 |
| 第三章 频率合成器设计与仿真 | 第30-47页 |
| 3．1 环路滤波器模型分析 | 第30-39页 |
| 3．1．1 一阶环路滤波器分析 | 第31-33页 |
| 3．1．2 二阶环路滤波器分析 | 第33-36页 |
| 3．1．3 三阶环路滤波器分析 | 第36-39页 |
| 3．2 系统参数确定 | 第39-41页 |
| 3．2．1 系统设计要求 | 第39-40页 |
| 3．2．2 系统结构 | 第40页 |
| 3．2．3 系统参数 | 第40-41页 |
| 3．3 环路稳定性仿真 | 第41-42页 |
| 3．3．1 仿真模型建立 | 第41-42页 |
| 3．3．2 仿真结果 | 第42页 |
| 3．3．3 结果分析 | 第42页 |
| 3．4 相位噪声性能仿真 | 第42-44页 |
| 3．4．1 仿真模型建立 | 第42-43页 |
| 3．4．2 仿真结果 | 第43-44页 |
| 3．4．3 结果分析 | 第44页 |
| 3．5 瞬时响应仿真 | 第44-45页 |
| 3．5．1 仿真模型建立 | 第44页 |
| 3．5．2 仿真结果 | 第44页 |
| 3．5．3 结果分析 | 第44-45页 |
| 3．6 小结 | 第45-47页 |
| 第四章 锁相环频率合成器电路设计 | 第47-64页 |
| 4．1 系统硬件设计 | 第47-50页 |
| 4．1．1 系统设计框图 | 第47页 |
| 4．1．2 系统组成 | 第47-50页 |
| 4．1．3 系统硬件电路连接图 | 第50页 |
| 4．2 系统软件设计 | 第50-55页 |
| 4．2．1 鉴频鉴相器寄存器配置 | 第50-53页 |
| 4．2．2 串行口通信 | 第53-54页 |
| 4．2．3 控制字写入通信控制界面 | 第54-55页 |
| 4．3 调试 | 第55-57页 |
| 4．3．1 硬件调试 | 第55-56页 |
| 4．3．2 软件调试 | 第56-57页 |
| 4．3．3 软、硬件联机调试 | 第57页 |
| 4．4 实验结果 | 第57-63页 |
| 4．4．1 硬件电路 | 第57-59页 |
| 4．4．2 通信控制界面 | 第59-60页 |
| 4．4．3 输出频谱 | 第60-63页 |
| 4．5 小结 | 第63-64页 |
| 第五章 结束语 | 第64-65页 |
| 5．1 工作总结 | 第64页 |
| 5．2 工作展望 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 附录1 硬件电路原理图 | 第67-68页 |
| 附录2 发表论文清单 | 第68-69页 |
| 致谢 | 第69页 |
