C波段低相位噪声调谐跳频源的研制
| 序言 | 第1-10页 |
| 第一章 频率合成综述 | 第10-23页 |
| ·频率合成器的基本概念 | 第10-17页 |
| ·频率稳定度 | 第10-12页 |
| ·相位噪声 | 第12-16页 |
| ·单边带相位噪声L（f_m） | 第16-17页 |
| ·频率合成技术的发展历史 | 第17-19页 |
| ·频率合成技术近况与展望 | 第19-23页 |
| 第二章 直接式频率合成 | 第23-41页 |
| ·直接式频率合成器的基本问题 | 第23-28页 |
| ·非相关相位噪声 | 第23-26页 |
| ·相关相位噪声 | 第26-28页 |
| ·杂散 | 第28页 |
| ·电路系统各单元电路的引入相位噪声 | 第28-41页 |
| ·放大器 | 第29-32页 |
| ·振荡器 | 第32-37页 |
| ·混频器 | 第37-38页 |
| ·倍频器 | 第38-39页 |
| ·分频器 | 第39-41页 |
| 第三章 锁相环频率合成 | 第41-58页 |
| ·锁相环的基本原理 | 第41-43页 |
| ·锁相环路的主要性能分析 | 第43-47页 |
| ·锁相环的线性相位分析 | 第43-45页 |
| ·锁相环路的捕获性能分析 | 第45-46页 |
| ·锁相环路的跟踪性能分析 | 第46页 |
| ·锁相环路的噪声性能分析 | 第46-47页 |
| ·锁相环系统的相位噪声分析 | 第47-52页 |
| ·锁相环频率合成 | 第52-58页 |
| ·基本锁相环频率合成器 | 第52-53页 |
| ·变模分频 PLL 频率合成器 | 第53-55页 |
| ·分数分频 PLL 频率合成器 | 第55-56页 |
| ·下变频 PLL 频率合成器 | 第56-58页 |
| 第四章 C 波段低相位噪声调谐跳频源的研制 | 第58-75页 |
| ·项目指标及功能要求 | 第58-59页 |
| ·系统设计与论证 | 第59-62页 |
| ·系统方案及原理 | 第59-60页 |
| ·系统方案可行性论证 | 第60-62页 |
| ·系统的实现 | 第62-71页 |
| ·主锁相环部分 | 第62-65页 |
| ·放大混频部分 | 第65-67页 |
| ·辅助锁相环部分 | 第67页 |
| ·参考源部分 | 第67-68页 |
| ·单片机数字控制部分 | 第68-71页 |
| ·存在的问题与改进措施 | 第71-75页 |
| ·调试中出现的问题与改进措施 | 第71-72页 |
| ·系统总体设计与调试过程中应该注意的问题 | 第72-75页 |
| 第五章 实物及系统测试结果 | 第75-82页 |
| ·实物及测试设备 | 第75-77页 |
| ·主环 | 第75-76页 |
| ·辅环 | 第76-77页 |
| ·参考源 | 第77页 |
| ·测试设备 | 第77页 |
| ·实测数据锁相环最终输出频谱 | 第77-82页 |
| 结束语 | 第82-83页 |
| 参考文献 | 第83-85页 |
| 致谢 | 第85-86页 |
| 附录从机通讯与频率控制程序（接口 RS-485） | 第86-91页 |
| 个人简历 | 第91页 |
