| 第一章 绪论 | 第1-14页 |
| 1．1 数字电视概论 | 第7-9页 |
| 1．1．1 数字电视的发展历程 | 第7页 |
| 1．1．2 数字电视的特点 | 第7-8页 |
| 1．1．3 数字电视的分类 | 第8-9页 |
| 1．2 DVB-S数字电视传输标准 | 第9-10页 |
| 1．1．1 卫星数字电视广播系统概述 | 第9页 |
| 1．1．2 DVB的主要目标及标准 | 第9-10页 |
| 1．1．3 DVB-S系统 | 第10页 |
| 1．3 专用集成电路设计 | 第10-14页 |
| 1．3．1 ASIC发展历程 | 第10-11页 |
| 1．3．2 ASIC设计的分类方法 | 第11页 |
| 1．3．3 ASIC设计主要流程 | 第11-14页 |
| 第二章 数字卫星电视接收系统 | 第14-19页 |
| 2．1 接收系统概述 | 第14-15页 |
| 2．2 抛物面天线 | 第15页 |
| 2．3 LNB | 第15页 |
| 2．4 天线控制器 | 第15页 |
| 2．5 机顶盒 | 第15-19页 |
| 2．5．1 机顶盒的功能模块 | 第16-17页 |
| 2．5．2 机顶盒的整机方案 | 第17页 |
| 2．5．3 机顶盒的主要技术指标 | 第17-19页 |
| 第三章 DVB-S信道接收芯片整体方案 | 第19-30页 |
| 3．1 信道编码和帧结构 | 第20-21页 |
| 3．2 DVB-S系统发送端 | 第21-26页 |
| 3．2．1 扰码 | 第21-22页 |
| 3．2．2 RS编码 | 第22-23页 |
| 3．2．3 交织 | 第23-24页 |
| 3．2．4 卷积编码 | 第24-25页 |
| 3．2．5 基带成形 | 第25页 |
| 3．2．6 QPSK调制 | 第25-26页 |
| 3．3 DVB-S系统接收端 | 第26-30页 |
| 3．3．1 自动增益控制 | 第26-27页 |
| 3．3．2 QPSK解调 | 第27页 |
| 3．3．3 卷积码译码和串并转换 | 第27页 |
| 3．3．4 数据解交织 | 第27-28页 |
| 3．3．5 RS码译码 | 第28页 |
| 3．3．6 数据解扰 | 第28页 |
| 3．3．7 格式转换 | 第28-30页 |
| 第四章 维特比译码原理和基本算法 | 第30-38页 |
| 4．1 最大似然译码算法 | 第30-31页 |
| 4．2 维特比译码算法 | 第31-35页 |
| 4．3 截尾译码器 | 第35-36页 |
| 4．4 硬判决与软判决译码 | 第36页 |
| 4．5 维特比译码器输出的误码率 | 第36-38页 |
| 第五章 维特比译码器在ASIC中的实现 | 第38-70页 |
| 5．1 解删节模块在ASIC中的实现 | 第38-41页 |
| 5．1．1 相位模糊及其纠正 | 第38-39页 |
| 5．1．2 频谱反转及其纠正 | 第39-40页 |
| 5．1．3 解删节模块的设计 | 第40-41页 |
| 5．2 1／2码率维特比译码器的一般结构 | 第41-50页 |
| 5．2．1 DVB-S中卷积码编码回顾 | 第41-44页 |
| 5．2．2 1／2码率维特比译码器的组成 | 第44-45页 |
| 5．2．3 分支度量计算模块 | 第45-46页 |
| 5．2．4 加比选电路的基本结构 | 第46页 |
| 5．2．5 加比选电路在ASIC中实现时的考虑 | 第46-47页 |
| 5．2．6 基于寄存器交换法的幸存路径管理电路 | 第47-49页 |
| 5．2．7 基于回溯法的幸存路径管理电路 | 第49-50页 |
| 5．3 基于软件流水线的维特比译码器 | 第50-63页 |
| 5．3．1 多处理器时，传统算法效率的提高 | 第50-52页 |
| 5．3．2 软件流水线简介 | 第52-56页 |
| 5．3．3 基于软件流水线的回溯法 | 第56-63页 |
| 5．4 自适应解删节的实现 | 第63-64页 |
| 5．5 串并转换模块 | 第64-65页 |
| 5．6 性能仿真结果 | 第65-70页 |
| 第六章 验证、测试及综合 | 第70-73页 |
| 6．1 HDL代码仿真 | 第70-71页 |
| 6．1．1 验证仿真方法 | 第70页 |
| 6．1．2 DVB-S信道接收芯片的HDL代码仿真 | 第70-71页 |
| 6．2 FPGA验证 | 第71-72页 |
| 6．3 综合 | 第72-73页 |
| 参考文献 | 第73-75页 |
| 致谢 | 第75页 |