第一章 绪论 | 第1-12页 |
1.1 引言 | 第8页 |
1.2 视频压缩标准发展概况 | 第8-10页 |
1.3 音视频处理器 | 第10-11页 |
1.4 本文研究的成果 | 第11-12页 |
第二章 视频编解码系统方案设计 | 第12-22页 |
2.1 视频编解码系统要求 | 第12页 |
2.2 音视频处理器的分类 | 第12-15页 |
§2.2.1 基于体系结构的分类 | 第12-13页 |
§2.2.2 基于算法的分类 | 第13-15页 |
2.3 几种方案的比较 | 第15-16页 |
2.4 DSP介绍 | 第16-22页 |
§2.4.1 DSP的特点 | 第16页 |
§2.4.2 DSP芯片的应用领域 | 第16-17页 |
§2.4.3 数字信号处理系统的设计过程 | 第17-18页 |
§2.4.4 主要DSP芯片介绍 | 第18-21页 |
§2.4.4.1 TI公司产品 | 第18-19页 |
§2.4.4.2 Lucent公司产品 | 第19-20页 |
§2.4.4.3 ADI公司产品 | 第20页 |
§2.4.4.4 Motorola公司产品 | 第20-21页 |
§2.4.5 DSP技术展望 | 第21-22页 |
第三章 音视频编解码系统硬件实现 | 第22-55页 |
3.1 系统硬件框架 | 第22-23页 |
3.2 TMS320DM642 | 第23-29页 |
§3.2.1 TMS320DM642内部结构 | 第23-24页 |
§3.2.2 TMS320DM642的CPU单元 | 第24-25页 |
§3.2.3 TMS320DM642 Cache结构 | 第25页 |
§3.2.4 TMS320DM642视频口 | 第25-26页 |
§3.2.5 以太网口 | 第26页 |
§3.2.6 多路音频串口(McASP) | 第26页 |
§3.2.7 扩展内存接口EMIF | 第26-28页 |
§3.2.8 TMS320DM642 EDMA | 第28页 |
§3.2.9 其他外设接口 | 第28-29页 |
§3.2.9.1 主端口接口HPI | 第28页 |
§3.2.9.2 PCI | 第28页 |
§3.2.9.3 多路缓存串口McBSP | 第28-29页 |
§3.2.9.4 通用I/O端口GPIO | 第29页 |
3.3 DSP外围设备 | 第29-55页 |
§3.3.1 音视频输入输出接口设计 | 第29-35页 |
§3.3.1.1 视频输入接口电路设计 | 第29-31页 |
§3.3.1.2 视频输出接口电路设计 | 第31-32页 |
§3.3.1.3 音频接口 | 第32-34页 |
§3.3.1.4 I~2C总线控制 | 第34-35页 |
§3.3.2 外部存储器及其周边设备 | 第35-55页 |
§3.3.2.1 外部存储器SDRAM设计 | 第35-40页 |
§3.3.2.2 Flash | 第40-43页 |
§3.3.2.3 CPLD | 第43-48页 |
§3.3.2.4 电源设计 | 第48-50页 |
§3.3.2.5 开关设置 | 第50-51页 |
§3.3.2.6 系统时钟 | 第51-52页 |
§3.3.2.7 以太网接口电路设计 | 第52页 |
§3.3.2.8 串行口设计 | 第52-55页 |
第四章 高速PCB设计研究 | 第55-60页 |
4.1 器件布局 | 第55页 |
4.2 采用多层板布线 | 第55-56页 |
4.3 设计规则和限制 | 第56页 |
4.4 地和电源策略 | 第56-57页 |
§4.4.1 电源线设计 | 第56页 |
§4.4.2 地线设计 | 第56-57页 |
4.5 去耦电容配置 | 第57-58页 |
4.6 高频部分的注意事项 | 第58-60页 |
第五章 硬件时序仿真与系统调试 | 第60-70页 |
5.1 信号完整性和时序仿真 | 第60-67页 |
§5.1.1 信号完整性 | 第60-63页 |
§5.1.1.1 正确的布线路径和终端拓扑结构 | 第60-61页 |
§5.1.1.2 端接电阻 | 第61-63页 |
§5.1.2 系统时序分析 | 第63-67页 |
5.2 信号测试 | 第67-68页 |
§5.2.1 增加信号测试点 | 第67页 |
§5.2.2 JTAG测试方法 | 第67-68页 |
5.3 电路调试 | 第68-70页 |
参考文献 | 第70-73页 |
硕士在读期间发表的论文 | 第73-74页 |
致谢 | 第74-75页 |
附录 基于TMS320DM642的音视频编解码板 | 第75页 |