| 中文摘要 | 第1-5页 |
| 英文摘要 | 第5-6页 |
| 第一章 绪论 | 第6-11页 |
| §1．1 信息安全与数据加解密 | 第6-7页 |
| §1．2 多媒体通信与图像压缩 | 第7页 |
| §1．3 数据加密卡简介 | 第7-9页 |
| 1．3．1 课题背景 | 第7-8页 |
| 1．3．2 数据加密卡应用系统简介 | 第8-9页 |
| §1．4 图像压缩平台简介 | 第9-10页 |
| 1．4．1 课题背景 | 第9页 |
| 1．4．2 图像压缩平台应用系统简介 | 第9-10页 |
| §1．5 本文所做的工作及创新点 | 第10-11页 |
| 第二章 数字信号处理器、可编程逻辑器件与PCI总线技术研究 | 第11-32页 |
| §2．1 数字信号处理（DSP） | 第11-21页 |
| 2．1．1 数字信号处理概述 | 第11-12页 |
| 2．1．2 数字信号处理器TMS320VC5402 | 第12-14页 |
| 2．1．3 TMS320VC5402系统设计 | 第14-21页 |
| §2．2 可编程专用集成电路（ASIC）与VHDL语言设计技术 | 第21-26页 |
| 2．2．1 可编程专用集成电路（ASIC）及其特点 | 第21-22页 |
| 2．2．2 硬件描述语言（VHDL）设计技术 | 第22-24页 |
| 2．2．3 可擦除可编程逻辑器件FLEX10K系列 | 第24-26页 |
| §2．3 PCI总线技术与PCI控制器S5933 | 第26-31页 |
| 2．3．1 PCI总线规范与技术 | 第26-28页 |
| 2．3．2 PCI控制器S5933 | 第28-31页 |
| §2．4 小结 | 第31-32页 |
| 第三章 DSP数据加密卡硬／软件设计与实现 | 第32-42页 |
| §3．1 DSP数据加密卡概述 | 第32-33页 |
| §3．2 硬件电路总体设计 | 第33-34页 |
| §3．3 硬件电路具体实现 | 第34-40页 |
| 3．3．1 PCI总线接口设计 | 第34页 |
| 3．3．2 扩展存储器设计 | 第34-35页 |
| 3．3．3 分组加／解密模块和随机数产生器设计 | 第35-36页 |
| 3．3．4 时序控制器设计 | 第36-39页 |
| 3．3．5 DSP及其接口设计 | 第39-40页 |
| §3．4 DSP加密卡软／硬件的改进 | 第40-41页 |
| 3．4．1 原系统存在的问题 | 第40页 |
| 3．4．2 对改进原系统的一些想法 | 第40-41页 |
| §3．5 小结 | 第41-42页 |
| 第四章 通用图像压缩平台系统概述 | 第42-55页 |
| §4．1 图像压缩的理论基础与主要技术 | 第42-45页 |
| 4．1．1 图像压缩的理论基础 | 第42-43页 |
| 4．1．2 图像压缩的主要技术 | 第43-45页 |
| §4．2 图像压缩编码标准 | 第45-53页 |
| 4．2．1 静态图像压缩标准（JPEG） | 第45-49页 |
| 4．2．2 动态图像压缩标准（MPEG） | 第49-53页 |
| §4．3 图像压缩平台的主要特点 | 第53-54页 |
| §4．4 小结 | 第54-55页 |
| 第五章 图像压缩平台软／硬件设计 | 第55-72页 |
| §5．1 图像压缩平台系统总体设计 | 第55-56页 |
| §5．2 图像压缩平台硬件设计与实现 | 第56-70页 |
| 5．2．1 可编程视频A／D转换器 | 第56-59页 |
| 5．2．2 EPLD逻辑控制设计 | 第59-65页 |
| 5．2．3 DSP及其接口设计 | 第65-67页 |
| 5．2．4 通信接口设计 | 第67-70页 |
| §5．3 图像压缩算法软件设计 | 第70-71页 |
| §5．4 一些尚需解决的问题 | 第71-72页 |
| 结束语 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 附录A 加密卡FIFO控制状态机程序 | 第76-80页 |
| 附录B 图像压缩平台FIFO控制状态机程序 | 第80-85页 |
| 附录C 数据加密卡硬件电路原理图 | 第85页 |
| 附录D 图像压缩通用平台硬件电路原理图 | 第85-95页 |
