基于噪声分析的电荷泵锁相环设计
| 目录 | 第1-9页 |
| 第一章 引言 | 第9-14页 |
| 1．1 锁相环概述 | 第9页 |
| 1．2 锁相环的具体应用 | 第9-12页 |
| 1．2．1 抑制抖动及噪声 | 第9-11页 |
| 1．2．2 抑制数字系统中的偏斜 | 第11页 |
| 1．2．3 频率合成 | 第11页 |
| 1．2．4 时钟恢复 | 第11-12页 |
| 1．3 本文的主要工作及章节安排 | 第12-14页 |
| 第二章 基本理论 | 第14-19页 |
| 2．1 时域和频域特性 | 第14-16页 |
| 2．2 压控振荡器 | 第16-17页 |
| 2．3 鉴相器 | 第17-19页 |
| 第三章 锁相系统 | 第19-31页 |
| 3．1 基本理论 | 第19-20页 |
| 3．2 锁定状态下的环路动态特性 | 第20-25页 |
| 3．3 环路跟踪特性 | 第25-28页 |
| 3．3．1 锁定范围 | 第25-27页 |
| 3．3．2 捕获范围 | 第27-28页 |
| 3．4 捕获时间 | 第28-29页 |
| 3．5 高阶环 | 第29页 |
| 3．6 延时锁相环 | 第29-31页 |
| 第四章 压控振荡器和噪声分析 | 第31-49页 |
| 4．1 压控振荡器 | 第31-37页 |
| 4．2 噪声 | 第37-47页 |
| 4．2．1 输入噪声 | 第38页 |
| 4．2．2 压控振荡器的噪声 | 第38-40页 |
| 4．2．3 相位噪声的计算 | 第40-46页 |
| 4．2．4 相位噪声的抑制 | 第46-47页 |
| 4．3 集成PLL发展 | 第47-49页 |
| 第五章 电荷泵锁相环分析 | 第49-57页 |
| 5．1 CPLL基本原理 | 第49-53页 |
| 5．2 子电路结构 | 第53-57页 |
| 5．2．1 鉴频鉴相器 | 第53-55页 |
| 5．2．2 电荷泵 | 第55页 |
| 5．2．3 环路滤波器 | 第55-56页 |
| 5．2．4 压控振荡器 | 第56页 |
| 5．2．5 分频器 | 第56页 |
| 5．2．6 小结 | 第56-57页 |
| 第六章 电荷泵锁相环详细设计及分析 | 第57-83页 |
| 6．1 开发环境 | 第57页 |
| 6．2 设计指标 | 第57-58页 |
| 6．3 子电路的结构选取 | 第58-65页 |
| 6．3．1 鉴频鉴相器 | 第58-60页 |
| 6．3．2 电荷泵 | 第60-62页 |
| 6．3．3 环路滤波器 | 第62页 |
| 6．3．4 压控振荡器 | 第62-64页 |
| 6．3．5 分频器 | 第64-65页 |
| 6．4 电路仿真方案 | 第65-66页 |
| 6．4．1 各模块仿真方案 | 第65-66页 |
| 6．4．2 整体计算仿真 | 第66页 |
| 6．5 仿真结果 | 第66-80页 |
| 6．5．1 PFD的仿真 | 第67页 |
| 6．5．2 CPUM的仿真 | 第67-70页 |
| 6．5．3 LPF的仿真测试 | 第70-75页 |
| 6．5．4 DIV的仿真 | 第75-76页 |
| 6．5．5 系统级仿真 | 第76-79页 |
| 6．5．6 仿真和计算结果分析 | 第79-80页 |
| 6．5．7 结论 | 第80页 |
| 6．6 版图设计指导 | 第80-81页 |
| 6．6．1 压控振荡器 | 第80页 |
| 6．6．2 鉴频鉴相器 | 第80页 |
| 6．6．3 电荷泵 | 第80页 |
| 6．6．4 环路滤波器 | 第80-81页 |
| 6．6．5 分频器 | 第81页 |
| 6．7 测试结果 | 第81-83页 |
| 第七章 延时锁相环 | 第83-87页 |
| 7．1 设计目标 | 第83页 |
| 7．2 设计方案 | 第83-85页 |
| 7．3 仿真结果 | 第85-86页 |
| 7．4 结论 | 第86-87页 |
| 总结 | 第87-88页 |
| 参考文献 | 第88-91页 |
| 致谢 | 第91-92页 |
| 附录一 CPLL版图 | 第92-93页 |
