| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-11页 |
| ·引言 | 第7页 |
| ·当前SOPC技术发展状况 | 第7-9页 |
| ·本文的研究意义和目的 | 第9-10页 |
| ·本文研究的主要任务和结构编排 | 第10-11页 |
| 2 基于SOPC的可重构通信测试系统总体方案设计 | 第11-19页 |
| ·通信测试系统的主要功能 | 第11页 |
| ·通信测试系统的性能要求 | 第11-12页 |
| ·通信测试系统应用背景及总体结构 | 第12页 |
| ·通信测试系统硬件框架设计 | 第12-15页 |
| ·几种参考方案及论证分析 | 第12-14页 |
| ·本文的设计方案 | 第14页 |
| ·通信测试系统的结构 | 第14-15页 |
| ·下位机处理器的选型 | 第15-17页 |
| ·本章小结 | 第17-19页 |
| 3 基于SOPC的可重构通信测试系统硬件设计 | 第19-39页 |
| ·处理器主要引脚配置 | 第19-22页 |
| ·TMS320F2812主要功能引脚配置 | 第19-21页 |
| ·EP2C8Q20818N主要引脚配置 | 第21-22页 |
| ·FPGA的时钟电路 | 第22-23页 |
| ·电源设计 | 第23-24页 |
| ·电源监控和复位电路 | 第24-26页 |
| ·FPGA的配置电路设计 | 第26-28页 |
| ·在线编程的FPGA可重构配置电路设计 | 第26-27页 |
| ·FPGA的JTAG配置电路设计 | 第27-28页 |
| ·片外存储器 | 第28-33页 |
| ·RAM存储器电路设计 | 第28-32页 |
| ·FLASH存储器电路设计 | 第32-33页 |
| ·A/D数据采集模块设计 | 第33-34页 |
| ·通信模块设计 | 第34-37页 |
| ·本章小结 | 第37-39页 |
| 4 基于SOPC的可重构通信测试系统的FPGA硬件逻辑设计 | 第39-57页 |
| ·SOPC设计流程 | 第39-40页 |
| ·硬件开发工具Quartus Ⅱ简介 | 第40页 |
| ·FPGA逻辑结构 | 第40-42页 |
| ·FPGA硬件逻辑设计 | 第42-45页 |
| ·自定义Nios Ⅱ处理器 | 第42-44页 |
| ·自定义Nios Ⅱ硬件系统 | 第44-45页 |
| ·Avalon外设实现及验证 | 第45-56页 |
| ·Avalon总线规范 | 第46页 |
| ·Avalon从端口信号类型 | 第46-47页 |
| ·UART和CAN控制器设计 | 第47-56页 |
| ·本章小结 | 第56-57页 |
| 5 基于SOPC的可重构通信测试系统软件设计 | 第57-73页 |
| ·基于C语言的DSP、Nios Ⅱ下位机软件设计 | 第57-66页 |
| ·基于DSP处理器的软件设计 | 第57-61页 |
| ·基于Nios Ⅱ处理器的软件设计 | 第61-66页 |
| ·基于VC++的通信测试应用程序设计 | 第66-69页 |
| ·监控软件与单板系统通信测试 | 第69-72页 |
| ·电压实时监控、显示 | 第69-70页 |
| ·检查电压错误试验 | 第70页 |
| ·通信线路状态监控 | 第70-72页 |
| ·上层监控系统运行界面 | 第72页 |
| ·本章小结 | 第72-73页 |
| 6 总结与展望 | 第73-75页 |
| ·总结 | 第73页 |
| ·展望 | 第73-75页 |
| 致谢 | 第75-77页 |
| 参考文献 | 第77-79页 |