基于DE2平台的JPEG编码器设计
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-10页 |
| ·研究背景 | 第7-8页 |
| ·课题的现状和研究意义 | 第8-9页 |
| ·论文内容章节安排 | 第9-10页 |
| 第二章 JPEG 图像编码原理 | 第10-22页 |
| ·JPEG 标准 | 第10-11页 |
| ·无失真的预测编码 | 第11-12页 |
| ·基于DCT 的有损压缩编码 | 第12-20页 |
| ·图像分块和彩色变换 | 第13页 |
| ·DCT 和IDCT | 第13-15页 |
| ·量化与反量化 | 第15-16页 |
| ·“Z”字形扫描 | 第16-17页 |
| ·游程编码和Huffman 编码 | 第17-20页 |
| ·JPEG 文件格式 | 第20-22页 |
| 第三章 DE2 平台及SOPC 技术 | 第22-32页 |
| ·FPGA 介绍 | 第22-25页 |
| ·DE2 平台 | 第25-27页 |
| ·SOPC 技术 | 第27-32页 |
| ·NiosⅡ处理器简介 | 第28-30页 |
| ·Avalon 总线简介 | 第30-32页 |
| 第四章 JPEG 编码各模块的实现 | 第32-63页 |
| ·系统总体硬件结构 | 第32-35页 |
| ·ADV71818 | 第32-35页 |
| ·JPEG 编码器的整体设计 | 第35-36页 |
| ·DCT 模块的实现 | 第36-56页 |
| ·DCT 快速算法 | 第36-44页 |
| ·DCT 的FPGA 实现 | 第44-46页 |
| ·1D-DCT 的实现 | 第46-47页 |
| ·加法器的实现 | 第47-49页 |
| ·乘法器的实现 | 第49-52页 |
| ·转置存储器 | 第52-54页 |
| ·2D-DCT | 第54页 |
| ·DCT 模块仿真结果 | 第54-56页 |
| ·Z 字形排序模块 | 第56-57页 |
| ·量化模块的设计实现 | 第57-59页 |
| ·游程编码 | 第59-61页 |
| ·Huffman 编码模块 | 第61-63页 |
| 第五章 SOPC 设计的初步实现 | 第63-69页 |
| ·SOPC 系统开发流程 | 第63-64页 |
| ·SOPC Builder 功能 | 第64页 |
| ·HAL 系统库 | 第64-65页 |
| ·NiosⅡ IDE | 第65-66页 |
| ·自定义组件和指令 | 第66-67页 |
| ·JPEG 编码器的SOPC 系统设计 | 第67-68页 |
| ·工作进展 | 第68-69页 |
| 第六章 结束语 | 第69-70页 |
| 参考文献 | 第70-72页 |
| 发表论文和参加科研情况说明 | 第72-73页 |
| 致谢 | 第73页 |
