基于RSA/ECC算法的可配置加解密协处理器
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-24页 |
| 1.1 研究背景与研究意义 | 第16-17页 |
| 1.2 密码学体制 | 第17-19页 |
| 1.2.1 对称加解密体制 | 第17-18页 |
| 1.2.2 非对称加解密体制 | 第18-19页 |
| 1.3 国内外相关研究 | 第19-20页 |
| 1.4 项目背景 | 第20页 |
| 1.5 本文的主要研究与结构 | 第20-24页 |
| 第二章 RSA协处理器设计 | 第24-36页 |
| 2.1 RSA加解密算法分析 | 第24-29页 |
| 2.1.1 数论基础与定理 | 第24页 |
| 2.1.2 RSA算法概论 | 第24-26页 |
| 2.1.3 模幂算法 | 第26-27页 |
| 2.1.4 模乘算法 | 第27-29页 |
| 2.2 RSA协处理器设计 | 第29-33页 |
| 2.2.1 模幂层硬件实现 | 第29-32页 |
| 2.2.2 模乘层硬件实现 | 第32-33页 |
| 2.3 RSA硬件实现中的优化与并行化设计 | 第33-34页 |
| 2.4 小结 | 第34-36页 |
| 第三章 ECC协处理器设计 | 第36-54页 |
| 3.1 ECC算法分析 | 第36-47页 |
| 3.1.1 椭圆曲线概述 | 第36-37页 |
| 3.1.2 椭圆曲线原理 | 第37-39页 |
| 3.1.3 椭圆曲线层算法 | 第39-42页 |
| 3.1.4 二进制域上算法 | 第42-47页 |
| 3.2 ECC协处理器设计 | 第47-50页 |
| 3.2.1 标量乘设计与实现 | 第47-49页 |
| 3.2.2 二进制域上子模块实现 | 第49-50页 |
| 3.3 硬件实现中优化与并行度设计 | 第50-53页 |
| 3.3.1 KOA结构设计 | 第50-51页 |
| 3.3.2 硬件结构优化 | 第51-53页 |
| 3.4 小结 | 第53-54页 |
| 第四章 可配置设计 | 第54-62页 |
| 4.1 可配置原理 | 第54页 |
| 4.2 RSA静态可配置设计 | 第54-55页 |
| 4.3 RSA动态可配置设计 | 第55-57页 |
| 4.4 ECC静态可配置设计 | 第57-58页 |
| 4.5 实现结果 | 第58-60页 |
| 4.5.1 配置工具 | 第58-59页 |
| 4.5.2 Perl配置 | 第59-60页 |
| 4.6 小结 | 第60-62页 |
| 第五章 性能评估 | 第62-76页 |
| 5.1 验证与仿真结果 | 第62-71页 |
| 5.1.1 验证平台的搭建 | 第62-63页 |
| 5.1.2 ECC仿真结果 | 第63-66页 |
| 5.1.3 RSA仿真结果 | 第66-70页 |
| 5.1.4 代码覆盖率报告 | 第70-71页 |
| 5.2 综合结果与比较 | 第71-75页 |
| 5.2.1 RSA综合结果 | 第71-73页 |
| 5.2.2 ECC综合结果 | 第73-75页 |
| 5.3 小结 | 第75-76页 |
| 第六章 总结与展望 | 第76-78页 |
| 参考文献 | 第78-82页 |
| 致谢 | 第82-84页 |
| 作者简介 | 第84-85页 |
