摘要 | 第5-6页 |
Abstract | 第6-7页 |
第一章 绪论 | 第8-13页 |
1.1 研究背景和意义 | 第8-9页 |
1.2 研究现状和研究目标 | 第9-11页 |
1.2.1 研究现状 | 第9-10页 |
1.2.2 研究目标 | 第10-11页 |
1.3 本文主要研究内容和章节结构 | 第11-13页 |
第二章 LTE小基站基带芯片系统研究及射频接口关键技术分析 | 第13-27页 |
2.1 基带芯片需求分析 | 第13-15页 |
2.1.1 能力级需求 | 第13页 |
2.1.2 载波需求 | 第13-15页 |
2.2 基带芯片架构概述 | 第15-16页 |
2.3 SOC总线协议介绍 | 第16-18页 |
2.3.1 AMBAAXI总线协议 | 第16-17页 |
2.3.2 AMBAAPB总线协议 | 第17-18页 |
2.4 基带射频子系统以及基带射频接口功能需求 | 第18-21页 |
2.4.1 基带射频子系统 | 第18-19页 |
2.4.2 基带射频接口功能需求 | 第19-21页 |
2.5 基带射频接口关键技术分析 | 第21-26页 |
2.5.1 数据存储方案 | 第21-23页 |
2.5.2 接口时钟源产生电路优化方案 | 第23-24页 |
2.5.3 射频芯片配置总线性能优化方案 | 第24-26页 |
2.6 本章小结 | 第26-27页 |
第三章 基于基带芯片的射频接口电路设计 | 第27-61页 |
3.1 基带射频接口的整体方案设计 | 第27-29页 |
3.2 时钟和复位模块设计 | 第29-31页 |
3.2.1 时钟模块 | 第29-30页 |
3.2.2 复位模块 | 第30-31页 |
3.3 TBU计数器模块设计 | 第31-32页 |
3.4 基带射频接口接收通路设计 | 第32-41页 |
3.4.1 接收端控制模块 | 第33-34页 |
3.4.2 数据流模式选择模块 | 第34-35页 |
3.4.3 接收端数据流通路模块 | 第35-40页 |
3.4.4 串行外围设备接口模块 | 第40-41页 |
3.5 基带射频接口发送通路模块设计 | 第41-52页 |
3.5.1 发送端控制模块 | 第42-46页 |
3.5.2 使能及信号指示模块 | 第46-47页 |
3.5.3 数据流模式选择模块 | 第47-49页 |
3.5.4 发送端数据流通路模块 | 第49-52页 |
3.6 基带射频接口软件环境设计 | 第52-59页 |
3.6.1 系统软件环境 | 第52-56页 |
3.6.2 基带射频接口软件配置 | 第56-59页 |
3.7 本章小结 | 第59-61页 |
第四章 基带射频接口电路的设计仿真和验证 | 第61-77页 |
4.1 验证环境 | 第61-63页 |
4.1.1 UVM验证平台 | 第61-62页 |
4.1.2 仿真验证结构及流程 | 第62-63页 |
4.2 基于UVM理论的基带射频接口电路验证平台的搭建 | 第63-65页 |
4.2.1 基带射频接口硬件电路的验证流程 | 第64页 |
4.2.2 搭建基带射频接口电路验证平台 | 第64-65页 |
4.3 资源消耗评估 | 第65-67页 |
4.4 功能仿真 | 第67-69页 |
4.5 验证结果分析 | 第69-76页 |
4.5.1 异步FIFO功能验证 | 第70-72页 |
4.5.2 时钟源产生电路功能验证 | 第72-73页 |
4.5.3 自定义SPI串行控制总线功能验证 | 第73页 |
4.5.4 基带射频收发通路功能验证 | 第73-76页 |
4.6 本章小结 | 第76-77页 |
第五章 基带射频接口电路的FPGA实现 | 第77-85页 |
5.1 硬件原型验证平台 | 第77页 |
5.2 FPGA工程实现 | 第77-80页 |
5.2.1 FPGA验证结构及流程 | 第77-79页 |
5.2.2 时序约束 | 第79-80页 |
5.3 板级仿真及实现结果 | 第80-83页 |
5.3.1 板级仿真 | 第80-82页 |
5.3.2 实现结果 | 第82-83页 |
5.4 本章小结 | 第83-85页 |
第六章 论文总结和展望 | 第85-87页 |
6.1 论文总结 | 第85-86页 |
6.2 工作展望 | 第86-87页 |
致谢 | 第87-88页 |
参考文献 | 第88-90页 |
附录 | 第90页 |