| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 课题研究背景及意义 | 第10页 |
| 1.2 SARADC的研究现状 | 第10-12页 |
| 1.3 论文的主要工作和结构 | 第12-14页 |
| 第二章 模数转换器的概述 | 第14-25页 |
| 2.1 模数转换器基本原理 | 第14-15页 |
| 2.2 模数转换器主要性能参数 | 第15-20页 |
| 2.2.1 静态性能指标 | 第15-19页 |
| 2.2.2 动态性能指标 | 第19-20页 |
| 2.3 模数转换器主要分类 | 第20-24页 |
| 2.3.1 快闪型(Flash)ADC | 第20-21页 |
| 2.3.2 流水线型(Pipeline)ADC | 第21-22页 |
| 2.3.3 逐次逼近型(SuccessiveApproximationRegister,SAR)ADC | 第22-23页 |
| 2.3.4 Σ-Δ型(Sigma-Delta)ADC | 第23-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第三章 逐次逼近式模数转换器的分析 | 第25-38页 |
| 3.1 逐次逼近式模数转换器的原理 | 第25-26页 |
| 3.2 电荷重分配原理的SARADC | 第26-27页 |
| 3.3 电容阵列改进方法 | 第27-32页 |
| 3.3.1 具有冗余功能的电容结构分析 | 第27-30页 |
| 3.3.2 分段式电容结构DAC分析 | 第30-32页 |
| 3.4 采样开关 | 第32-35页 |
| 3.4.1 传统MOS开关 | 第32-34页 |
| 3.4.2 栅压自举开关 | 第34-35页 |
| 3.5 动态比较器 | 第35-37页 |
| 3.6 本章小结 | 第37-38页 |
| 第四章 14位逐次逼近式模数转换器的设计 | 第38-55页 |
| 4.1 SARADC整体架构设计 | 第38-43页 |
| 4.1.1 传统SARADC | 第38-39页 |
| 4.1.2 优化后的SARADC | 第39-41页 |
| 4.1.3 14bit分段式SARADC的设计 | 第41-43页 |
| 4.2 栅压自举开关设计 | 第43-46页 |
| 4.3 动态比较器设计 | 第46-48页 |
| 4.4 异步时钟产生电路 | 第48-49页 |
| 4.5 SAR逻辑模块 | 第49-50页 |
| 4.6 电容阵列版图设计 | 第50-52页 |
| 4.7 SARADC整体版图及后仿结果 | 第52-54页 |
| 4.8 本章小结 | 第54-55页 |
| 第五章 总结与展望 | 第55-56页 |
| 5.1 结论 | 第55页 |
| 5.2 展望 | 第55-56页 |
| 参考文献 | 第56-61页 |
| 作者简介及科研成果 | 第61-62页 |
| 致谢 | 第62页 |