基于FPGA的Turbo码编译码器实现
| 摘要 | 第1-3页 |
| Abstract | 第3-6页 |
| 第一章 绪论 | 第6-10页 |
| ·引言 | 第6-7页 |
| ·TURBO码的现状动态 | 第7-8页 |
| ·论文的主要内容 | 第8-10页 |
| 第二章 TURBO码的编码 | 第10-18页 |
| ·TURBO码的编码原理 | 第10-11页 |
| ·分量编码器 | 第11-12页 |
| ·交织器 | 第12-15页 |
| ·交织器的特点 | 第12-13页 |
| ·不同类型的交织器 | 第13-14页 |
| ·本论文所选用的交织器 | 第14-15页 |
| ·删余 | 第15-16页 |
| ·归零 | 第16页 |
| ·本章小结 | 第16-18页 |
| 第三章 TURBO码的译码原理及算法 | 第18-32页 |
| ·TURBO码的译码原理 | 第18-19页 |
| ·TURBO码的译码算法 | 第19-30页 |
| ·MAP译码算法 | 第19-26页 |
| ·Log-MAP译码算法 | 第26-29页 |
| ·Max-Log-MAP译码算法 | 第29-30页 |
| ·三种译码算法复杂度的比较 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第四章 基于FPGA的TURBO码编译码器实现 | 第32-60页 |
| ·FPGA简介 | 第32-33页 |
| ·基于FPGA的TURBO码编码器实现 | 第33-39页 |
| ·分量编码器RSC的FPGA实现 | 第34-35页 |
| ·交织器的FPGA实现 | 第35-36页 |
| ·Turbo码删余模块的FPGA实现 | 第36-38页 |
| ·Turbo码复接部分的FPGA实现 | 第38-39页 |
| ·信道部分的模拟 | 第39-41页 |
| ·数据位数的选择 | 第39-41页 |
| ·基于FPGA的TURBO码译码器实现 | 第41-55页 |
| ·解复接的FPGA实现 | 第44-46页 |
| ·MAX-LOG-MAP算法的FPGA实现 | 第46-52页 |
| ·交织、解交织器的FPGA设计 | 第52-53页 |
| ·硬判决的FPGA实现 | 第53页 |
| ·时序控制 | 第53-54页 |
| ·仿真波形 | 第54-55页 |
| ·基于FPGA的TURBO码的设计结果及测试 | 第55-59页 |
| ·本章小结 | 第59-60页 |
| 第五章 结论与展望 | 第60-62页 |
| ·结论 | 第60页 |
| ·展望 | 第60-62页 |
| 参考文献 | 第62-66页 |
| 攻读学位期间的研究成果 | 第66-68页 |
| 附录 | 第68-96页 |
| 致谢 | 第96-99页 |
