基于DVB_S2数字接收机的解调器研究与FPGA实现
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第11-15页 |
| 1.1 研究背景和研究意义 | 第11页 |
| 1.2 论文的国内外研究现状 | 第11-13页 |
| 1.2.1 载波同步 | 第11-12页 |
| 1.2.2 符号同步 | 第12页 |
| 1.2.3 帧同步 | 第12-13页 |
| 1.2.4 FPGA实现 | 第13页 |
| 1.3 论文的主要内容 | 第13-15页 |
| 第2章 DVB_S2物理层标准和解调方案介绍 | 第15-23页 |
| 2.1 DVB_S2物理层标准介绍 | 第15-20页 |
| 2.1.1 物理层帧结构 | 第15-16页 |
| 2.1.2 帧头结构 | 第16-17页 |
| 2.1.3 物理层加扰 | 第17-19页 |
| 2.1.4 星座映射 | 第19-20页 |
| 2.1.5 基带成型和正交调制 | 第20页 |
| 2.2 DVB_S2解调方案 | 第20-21页 |
| 2.3 解调指标 | 第21-22页 |
| 2.4 小结 | 第22-23页 |
| 第3章 DVB_S2载波同步算法和FPGA实现 | 第23-49页 |
| 3.1 载波同步算法 | 第23-27页 |
| 3.1.1 载波同步意义 | 第23页 |
| 3.1.2 载波同步算法 | 第23-27页 |
| 3.2 载波同步的FPGA实现 | 第27-46页 |
| 3.2.1 载波同步FPGA顶层模块 | 第27-28页 |
| 3.2.2 载波同步FPGA实现频偏估计模块 | 第28-30页 |
| 3.2.3 相关值计算模块的FPGA实现 | 第30-33页 |
| 3.2.4 滑动平均模块的FPGA实现 | 第33-36页 |
| 3.2.5 计算频偏模块的FPGA实现 | 第36-39页 |
| 3.2.6 计算反正切模块的FPGA实现 | 第39-44页 |
| 3.2.7 本振模块的FPGA实现 | 第44-46页 |
| 3.3 资源消耗和整体仿真 | 第46-48页 |
| 3.4 小结 | 第48-49页 |
| 第4章 帧同步算法和FPGA实现 | 第49-63页 |
| 4.1 帧同步算法 | 第49-51页 |
| 4.1.1 帧同步意义 | 第49页 |
| 4.1.2 帧同步算法 | 第49-51页 |
| 4.2 帧同步FPGA实现 | 第51-61页 |
| 4.2.1 帧同步FPGA顶层模块 | 第51-52页 |
| 4.2.2 输入缓存模块的FPGA实现 | 第52-54页 |
| 4.2.3 帧头差分相关模块的FPGA实现 | 第54-57页 |
| 4.2.4 导频相关模块的FPGA实现 | 第57-60页 |
| 4.2.5 阈值比较的FPGA实现 | 第60-61页 |
| 4.3 资源消耗和整体仿真 | 第61-62页 |
| 4.4 小结 | 第62-63页 |
| 第5章 符号同步算法和FPGA实现 | 第63-82页 |
| 5.1 符号同步算法 | 第63-73页 |
| 5.1.1 符号同步的意义 | 第63页 |
| 5.1.2 符号同步算法 | 第63-73页 |
| 5.2 符号同步的FPGA实现 | 第73-80页 |
| 5.2.1 符号同步FPGA实现的顶层模块 | 第73-75页 |
| 5.2.2 插值滤波FPGA实现 | 第75-78页 |
| 5.2.3 插值控制的FPGA实现 | 第78-79页 |
| 5.2.4 误差滤波模块FPGA实现 | 第79-80页 |
| 5.3 资源消耗和整体仿真 | 第80-81页 |
| 5.4 小结 | 第81-82页 |
| 第6章 DVB_S2整体模块FPGA实现性能仿真 | 第82-87页 |
| 6.1 DVB_S2标准整体的FPGA实现 | 第82-83页 |
| 6.2 DVB_S2标准仿真平台搭建 | 第83-86页 |
| 6.2.1 测试数据 | 第84页 |
| 6.2.2 仿真结果 | 第84-86页 |
| 6.3 小结 | 第86-87页 |
| 论文总结和展望 | 第87-88页 |
| 论文总结 | 第87页 |
| 工作展望 | 第87-88页 |
| 致谢 | 第88-89页 |
| 参考文献 | 第89-92页 |
