| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 符号说明 | 第5-8页 |
| 第一章 引言 | 第8-12页 |
| 1.1 背景及问题的提出 | 第8页 |
| 1.2 国内外研究现状 | 第8-10页 |
| 1.2.1 国外研究现状 | 第9页 |
| 1.2.2 国内研究现状 | 第9-10页 |
| 1.3 研究的目标及主要内容 | 第10-11页 |
| 1.4 本文的组织结构及其章节编排 | 第11-12页 |
| 第二章 可信计算体系结构 | 第12-23页 |
| 2.1 可信计算 | 第12页 |
| 2.2 可信计算平台及其用途 | 第12-15页 |
| 2.2.1 可信计算平台基本用途 | 第13-14页 |
| 2.2.2 可信计算平台分类 | 第14-15页 |
| 2.2.3 可信计算平台放置 | 第15页 |
| 2.3 可信计算平台面临的攻击 | 第15-17页 |
| 2.3.1 物理攻击 | 第15-16页 |
| 2.3.2 软件攻击 | 第16-17页 |
| 2.4 可信计算平台原理 | 第17-20页 |
| 2.4.1 平台完整性 | 第18页 |
| 2.4.2 平台身份可信 | 第18-19页 |
| 2.4.3 平台数据安全保护 | 第19-20页 |
| 2.5 一种可信计算平台硬件体系结构 | 第20-22页 |
| 2.6 本章小结 | 第22-23页 |
| 第三章 接口类型分析与确定 | 第23-35页 |
| 3.1 经典 PCI 总线系统 | 第23-27页 |
| 3.2 PCI-X 总线系统 | 第27-29页 |
| 3.3 PCI Express 总线系统 | 第29-32页 |
| 3.4 接口架构的确定 | 第32-34页 |
| 3.5 本章小结 | 第34-35页 |
| 第四章 TCM 硬件实现 | 第35-51页 |
| 4.1 硬件选择与设计 | 第35-45页 |
| 4.1.1 CPU | 第35-36页 |
| 4.1.2 FPGA | 第36-39页 |
| 4.1.3 对称密码加速器 | 第39页 |
| 4.1.4 大数运算器 | 第39-40页 |
| 4.1.5 杂凑算法运算器 | 第40页 |
| 4.1.6 BBRAM 设计 | 第40-41页 |
| 4.1.7 DDR SDRAM 设计 | 第41-43页 |
| 4.1.8 电源设计 | 第43-45页 |
| 4.2 PCB 设计与仿真 | 第45-50页 |
| 4.3 本章小结 | 第50-51页 |
| 第五章 CPLD/FPGA 逻辑设计 | 第51-63页 |
| 5.1 CPLD 逻辑设计 | 第51-55页 |
| 5.2 FPGA 逻辑设计 | 第55-62页 |
| 5.2.1 PCI Express 事务包协议分析 | 第55-57页 |
| 5.2.2 PCI Express 接口设计 | 第57-58页 |
| 5.2.3 Wishbone 总线 | 第58-60页 |
| 5.2.4 PCI Express DMA 设计 | 第60-62页 |
| 5.3 本章小结 | 第62-63页 |
| 第六章 平台测试与验证 | 第63-68页 |
| 6.1 TCM 基本功能测试与验证 | 第63-65页 |
| 6.2 TCM 应用测试与验证 | 第65-67页 |
| 6.3 本章小结 | 第67-68页 |
| 第七章 结束语与展望 | 第68-70页 |
| 7.1 本文工作回顾 | 第68-69页 |
| 7.2 成果及意义 | 第69页 |
| 7.3 存在的问题及进一步的工作 | 第69-70页 |
| 参考文献 | 第70-72页 |
| 致谢 | 第72-73页 |
| 作者攻读学位期间发表的论文 | 第73-75页 |