| 摘要 | 第5-7页 |
| Abstract | 第7-8页 |
| 第1章 绪论 | 第17-25页 |
| 1.1 背景介绍 | 第17-18页 |
| 1.2 PLL频率综合器基本结构概述 | 第18-20页 |
| 1.3 高性能频率综合器概述 | 第20-22页 |
| 1.4 论文的研究目标 | 第22-23页 |
| 1.5 论文的组织结构 | 第23-25页 |
| 第2章 频率综合器基础分析 | 第25-55页 |
| 2.1 锁相环基础 | 第25-35页 |
| 2.1.1 PLL的定义 | 第25页 |
| 2.1.2 PLL基本模块及线性模型概述 | 第25-29页 |
| 2.1.3 PLL的稳定性分析 | 第29-31页 |
| 2.1.4 PLL噪声分析 | 第31-35页 |
| 2.2 小数PLL分析 | 第35-47页 |
| 2.2.1 整数PLL的限制与突破 | 第35-39页 |
| 2.2.2 基于∑△调制器的小数PLL | 第39-41页 |
| 2.2.3 量化噪声的抑制 | 第41-47页 |
| 2.3 全数字PLL分析 | 第47-53页 |
| 2.3.1 时间数字转换器 | 第48-51页 |
| 2.3.2 数字控制振荡器 | 第51页 |
| 2.3.3 常见的数字PLL结构简介 | 第51-53页 |
| 2.4 小结 | 第53-55页 |
| 第3章 高性能低成本频率综合器设计考量与初探 | 第55-75页 |
| 3.1 基于传统结构PLL的高性能设计分析 | 第55-57页 |
| 3.1.1 高性能电荷泵设计 | 第55-56页 |
| 3.1.2 带外噪声考量 | 第56-57页 |
| 3.2 高性能频率综合器结构分析 | 第57-61页 |
| 3.2.1 亚采样PLL | 第57-60页 |
| 3.2.2 谐波注入锁定PLL | 第60-61页 |
| 3.3 低成本频率综合器设计分析 | 第61-64页 |
| 3.3.1 环路滤波电容的减小 | 第61-62页 |
| 3.3.2 基于环形振荡器的设计考量 | 第62-64页 |
| 3.4 低噪声谐波注入锁定数控环形振荡器设计 | 第64-73页 |
| 3.4.1 倍频环节结构选取 | 第65页 |
| 3.4.2 低噪声谐波注入锁定振荡器设计考量 | 第65-66页 |
| 3.4.3 低噪声谐波注入数控环形振荡器电路设计 | 第66-70页 |
| 3.4.4 测试结果 | 第70-73页 |
| 3.4.5 性能分析 | 第73页 |
| 3.5 小结 | 第73-75页 |
| 第4章 CMOS 180 nm工艺下时钟产生电路IP设计 | 第75-95页 |
| 4.1 背景介绍 | 第75-76页 |
| 4.2 CMOS 180 nm工艺下时钟产生电路IP系统架构选取 | 第76-83页 |
| 4.2.1 传统PLL和自偏置PLL | 第76-79页 |
| 4.2.2 全数字PLL | 第79-81页 |
| 4.2.3 倍乘型DLL和谐波注入锁定振荡器 | 第81-83页 |
| 4.3 电容倍乘型自偏置PLL | 第83-86页 |
| 4.4 时钟产生IP的电路设计 | 第86-90页 |
| 4.5 时钟产生电路IP测试结果 | 第90-92页 |
| 4.6 小结 | 第92-95页 |
| 第5章 基于相位循环的倍频数字时间转换器及其应用 | 第95-119页 |
| 5.1 背景介绍 | 第95-96页 |
| 5.1.1 设计难点一 | 第95页 |
| 5.1.2 设计难点二 | 第95-96页 |
| 5.2 基于DTC的fractional-N PLL | 第96-102页 |
| 5.2.1 基于DTC的频率调谐 | 第96-97页 |
| 5.2.2 基本结构DTC设计考量 | 第97-100页 |
| 5.2.3 基于DTC的state-of-the-art PLL设计和限制 | 第100-102页 |
| 5.3 相位循环式的DTC | 第102-109页 |
| 5.3.1 基于DLL的DTC结构 | 第102-103页 |
| 5.3.2 基于ILRO的倍频DTC结构 | 第103-105页 |
| 5.3.3 基于相位循环式倍频DTC的fractional-N PLL噪声分析 | 第105-109页 |
| 5.4 相位循环式倍频DTC的电路设计 | 第109-112页 |
| 5.4.1 基于tri-state inverter的MUX设计 | 第110页 |
| 5.4.2 基于类似流水线结构的高频∑△调制器 | 第110-111页 |
| 5.4.3 控制逻辑电路 | 第111页 |
| 5.4.4 基于数控延迟单元的低功耗毛刺移除(Deglitching)电路 | 第111-112页 |
| 5.5 相位循环式倍频DTC的测试结果 | 第112-116页 |
| 5.6 应用讨论 | 第116-118页 |
| 5.7 小结 | 第118-119页 |
| 第6章 总结与展望 | 第119-125页 |
| 6.1 总结 | 第119-122页 |
| 6.2 论文的主要贡献 | 第122-123页 |
| 6.3 未来工作展望 | 第123-125页 |
| 参考文献 | 第125-134页 |
| 致谢 | 第134-135页 |
| 攻读博士期间主要成果 | 第135页 |
