拖曳声呐阵列数据录取系统关键技术研究
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第1章 绪论 | 第10-20页 |
| 1.1 课题研究背景 | 第10页 |
| 1.2 声呐技术的发展历程 | 第10-12页 |
| 1.3 国内外现状和发展趋势 | 第12-17页 |
| 1.3.1 军用领域发展现状 | 第12-13页 |
| 1.3.2 民用领域发展现状 | 第13-16页 |
| 1.3.3 拖曳声呐阵列系统发展趋势 | 第16-17页 |
| 1.4 研究内容及章节安排 | 第17-20页 |
| 第2章 曳声呐数据录取子系统软硬件方案 | 第20-32页 |
| 2.1 拖曳声呐阵列探测系统 | 第20-23页 |
| 2.1.1 系统工作原理 | 第20-21页 |
| 2.1.2 船上系统 | 第21-22页 |
| 2.1.3 水下系统 | 第22-23页 |
| 2.2 系统整体指标与关键技术 | 第23-25页 |
| 2.2.1 系统整体指标 | 第23-24页 |
| 2.2.2 拖曳声呐阵列系统关键技术 | 第24-25页 |
| 2.3 数据录取子系统设计方案 | 第25-31页 |
| 2.3.1 可靠数据录取对软硬件需求分析 | 第25-28页 |
| 2.3.2 高速数据采集卡硬件 | 第28-29页 |
| 2.3.3 数据录取系统软件 | 第29-31页 |
| 2.4 本章小结 | 第31-32页 |
| 第3章 数据录取子系统高速数据采集卡设计实现 | 第32-48页 |
| 3.1 湿端模块设计 | 第32-37页 |
| 3.1.1 核心控制芯片选型 | 第32-33页 |
| 3.1.2 命令数据传输通路 | 第33-36页 |
| 3.1.3 光电转换传输通路 | 第36-37页 |
| 3.2 数据录取子系统上位机接口设计 | 第37-41页 |
| 3.2.1 接口方案选型 | 第37-39页 |
| 3.2.2 PCI传输与数据缓存实现 | 第39-40页 |
| 3.2.3 PCI板卡硬件结构 | 第40-41页 |
| 3.3 高速数据采集卡备份设计 | 第41-46页 |
| 3.3.1 备份方案 | 第41-44页 |
| 3.3.2 备份切换控制板 | 第44-45页 |
| 3.3.3 备份切换电路 | 第45-46页 |
| 3.4 本章小结 | 第46-48页 |
| 第4章 数据录取及系统控制软件设计 | 第48-68页 |
| 4.1 PCI板卡软件设计 | 第48-55页 |
| 4.1.1 差错数据识别与处理 | 第48-53页 |
| 4.1.2 数据格式转换 | 第53页 |
| 4.1.3 本地总线控制 | 第53-54页 |
| 4.1.4 FIFO控制 | 第54页 |
| 4.1.5 DMA数据传输 | 第54-55页 |
| 4.2 上位机软件设计 | 第55-62页 |
| 4.2.1 上位机软件功能 | 第55-58页 |
| 4.2.2 上位机软件设计关键技术 | 第58-60页 |
| 4.2.3 系统自检功能 | 第60-62页 |
| 4.3 上位机可靠数据录取与切换控制实现 | 第62-67页 |
| 4.3.1 差错数据判断及处理机制 | 第62-64页 |
| 4.3.2 系统备份通路切换控制 | 第64-65页 |
| 4.3.3 数据帧的并行CRC校验 | 第65-67页 |
| 4.4 本章小结 | 第67-68页 |
| 第5章 数据录取系统功能测试与实验 | 第68-78页 |
| 5.1 实验室内实验 | 第68-74页 |
| 5.1.1 室内实验现场搭建 | 第68-69页 |
| 5.1.2 录取系统数据录取速率实验 | 第69-70页 |
| 5.1.3 数据录取误码率实验 | 第70页 |
| 5.1.4 数据采集卡差错数据识别处理功能实验 | 第70-72页 |
| 5.1.5 上位机差错数据识别及处理功能实验 | 第72页 |
| 5.1.6 数据采集卡备份通路切换功能测试 | 第72-74页 |
| 5.2 外场实验 | 第74-77页 |
| 5.2.1 系统联调与烤机测试 | 第74-75页 |
| 5.2.2 海上数据采集实验 | 第75-77页 |
| 5.3 本章小结 | 第77-78页 |
| 第6章 全文总结与展望 | 第78-80页 |
| 6.1 全文总结 | 第78-79页 |
| 6.2 工作展望 | 第79-80页 |
| 参考文献 | 第80-86页 |
| 发表论文和参加科研情况说明 | 第86-88页 |
| 致谢 | 第88-89页 |
