DPSK解调系统的FPGA实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第10-11页 |
| 缩略词对照表 | 第11-14页 |
| 第一章 绪论 | 第14-18页 |
| 1.1 FPGA的现状及发展趋势 | 第14-15页 |
| 1.2 FPGA技术的优点 | 第15-16页 |
| 1.3 FPGA与软件无线电 | 第16-18页 |
| 第二章 环路的整体框架 | 第18-22页 |
| 2.1 Costas环工作原理 | 第18-19页 |
| 2.2 符号同步环工作原理 | 第19-22页 |
| 第三章 锁相技术原理 | 第22-44页 |
| 3.1 锁相环的工作原理 | 第22-25页 |
| 3.1.1 锁相环路的模型 | 第22页 |
| 3.1.2 锁定与跟踪的概念 | 第22-24页 |
| 3.1.3 环路的基本性能要求 | 第24-25页 |
| 3.2 锁相环路的动态方程 | 第25-30页 |
| 3.2.1 非线性相位模型 | 第25-27页 |
| 3.2.2 线性相位模型 | 第27-28页 |
| 3.2.3 环路的传输函数 | 第28-30页 |
| 3.3 锁相环路的性能分析 | 第30-44页 |
| 3.3.1 暂态信号响应 | 第30-32页 |
| 3.3.2 环路的频率特性 | 第32-34页 |
| 3.3.3 环路的稳定性 | 第34-36页 |
| 3.3.4 非线性跟踪性能 | 第36-38页 |
| 3.3.5 环路的捕获特性 | 第38-40页 |
| 3.3.6 环路的噪声性能 | 第40-44页 |
| 第四章 锁相环路的数字化模型 | 第44-50页 |
| 4.1 数字鉴相器 | 第44-45页 |
| 4.2 数字环路滤波器 | 第45-46页 |
| 4.3 数控振荡器 | 第46-47页 |
| 4.4 数字环路的动态方程 | 第47-50页 |
| 第五章 输入信号建模与仿真 | 第50-60页 |
| 5.1 DPSK调制信号原理及信号特征 | 第50-51页 |
| 5.2 DPSK信号传输模型及仿真 | 第51-52页 |
| 5.3 环路性能参数设计 | 第52-53页 |
| 5.4 数字鉴相器设计 | 第53-56页 |
| 5.5 环路滤波器及数控振荡器设计 | 第56-58页 |
| 5.6 MATLAB载波同步环仿真 | 第58-59页 |
| 5.7 Verilog载波同步环的仿真 | 第59-60页 |
| 第六章 位同步的概念及实现方法 | 第60-64页 |
| 6.1 位同步的概念 | 第60-61页 |
| 6.2 数字锁相环同步法 | 第61-64页 |
| 第七章 微分型位同步的FPGA实现 | 第64-68页 |
| 7.1 微分型位同步的原理 | 第64页 |
| 7.2 顶层模块的verilog实现 | 第64-65页 |
| 7.3 双相时钟信号的Verilog实现 | 第65-66页 |
| 7.4 微分鉴相模块的Verilog实现 | 第66页 |
| 7.5 单稳态触发器的verilog实现 | 第66页 |
| 7.6 控制及分频模块的verilog实现 | 第66-67页 |
| 7.7 位同步形成及移相模块的verilog实现 | 第67-68页 |
| 附录A | 第68-74页 |
| 附录B | 第74-90页 |
| 结论与展望 | 第90-92页 |
| 参考文献 | 第92-94页 |
| 致谢 | 第94-96页 |
| 作者简介 | 第96-97页 |
