可重构FFT和Viterbi协处理器的研究与实现

【摘要】：本文以软件无线电为背景,重点着眼于其可重构特性。结合数字通信系统中常用的FFT算法和Viterbi译码算法,通过分析FFT算法和Viterbi译码算法的运算过程,找到两个算法结构上的相似之处,据此提出新的可重构的蝶形计算单元。在可重构蝶形计算单元的基础之上,提出了可重构的FFT和Viterbi协处理器。主要贡献包括:1.针对传统数字通信系统中FFT算法和Viterbi译码算法单独实现,硬件资源开销过大,不能很好地满足软件无线电灵活性要求的情况,结合软件无线电的可重构需要,提出将FFT算法和Viterbi译码算法用一个可重构的硬件结构实现,达到了节省硬件开销,增强硬件灵活性的目的。2.通过分析FFT算法和Viterbi算法的运算过程,找到两个算法运算过程中的共同点,并在此基础之上实现了可重构的蝶形计算单元。该可重构蝶形计算单元所需硬件资源,相对于分立实现的FFT算法和Viterbi译码算法的蝶形计算单元要少三分之一左右。3.在可重构的蝶形计算单元基础之上,提出了可重构的FFT和Viterbi协处理器。该处理器不但可以在FFT算法和Viterbi算法之间切换,而且在FFT算法的实现上也实现了4点到1024点之间的可变点数的计算,Viterbi译码算法在码率、约束长度以及生成函数都是在一定范围内可配置的。
【关键词】：软件无线电 可重构 FFT Viterbi 蝶形单元
【学位级别】：硕士
【学位授予年份】：2013
【分类号】：TP332;TN92