| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·论文的研究背景 | 第7页 |
| ·Lyrtech 平台的介绍 | 第7-11页 |
| ·Lyrtech 平台的开发特点 | 第7-9页 |
| ·Lyrtech 平台上 LDPC 的设计 | 第9-10页 |
| ·Lyrtech 平台上算法的验证 | 第10-11页 |
| ·论文的主要内容安排 | 第11-13页 |
| 第二章 基于IEEE802.16e的LDPC编译码算法研究 | 第13-23页 |
| ·LDPC 的历史背景 | 第13-14页 |
| ·IEEE802.16e 中的 LDPC | 第14-15页 |
| ·LDPC 的编码算法 | 第15-19页 |
| ·基于下三角矩阵的编码算法 | 第15-17页 |
| ·改进的编码算法 | 第17-19页 |
| ·LDPC 的译码算法 | 第19-21页 |
| ·BP-Based 算法 | 第19-20页 |
| ·修正的 BP-Based 算法 | 第20-21页 |
| ·PLDA 译码算法 | 第21页 |
| ·本章小结 | 第21-23页 |
| 第三章 LDPC编译码器的硬件实现 | 第23-43页 |
| ·LDPC 编码器的 FPGA 实现 | 第23-28页 |
| ·LDPC 编码器的整体结构 | 第23-24页 |
| ·串并模块 | 第24-25页 |
| ·矩阵乘法模块 | 第25-26页 |
| ·前向置换模块 | 第26-27页 |
| ·改进的编码器 | 第27-28页 |
| ·LDPC 译码器的 FPGA 实现 | 第28-40页 |
| ·LDPC 译码器的整体结构 | 第29-31页 |
| ·存储结构 | 第31-32页 |
| ·VFU 模块 | 第32-33页 |
| ·CFU 模块 | 第33-36页 |
| ·PLDA 译码器 | 第36-40页 |
| ·内收发机中其他模块的 FPGA 实现 | 第40-41页 |
| ·QPSK 调制解调模块 | 第40页 |
| ·加帧头模块和帧检测模块 | 第40-41页 |
| ·组帧模块 | 第41页 |
| ·本章小结 | 第41-43页 |
| 第四章 基于RTDEx的实时数据传输 | 第43-49页 |
| ·Lyrtech 平台的算法验证 | 第43-44页 |
| ·上位机与 VHS-DAC/ADC 板通信 | 第44-47页 |
| ·RTDEx 接口通信在 FPGA 上的实现 | 第44-45页 |
| ·RTDEx 接口通信在上位机上的实现 | 第45-47页 |
| ·上位机对 VHS-DAC/ADC 板的控制 | 第47页 |
| ·上位机与远端设备的通信 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第五章 基于Lyrtech平台LDPC编译码器的实时验证 | 第49-57页 |
| ·无线通信系统 | 第49-50页 |
| ·系统的实时验证 | 第50-52页 |
| ·测试结果及分析 | 第52-56页 |
| ·软件仿真结果及分析 | 第52-55页 |
| ·硬件测试结果及分析 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 第六章 总结与展望 | 第57-59页 |
| ·论文总结 | 第57页 |
| ·下一步的工作 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-63页 |
| 作者在读期间的研究成果 | 第63-64页 |