宽带雷达侦察接收机数字中控设计及FPGA实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·研究背景及意义 | 第9-10页 |
| ·国内外研究动态 | 第10-12页 |
| ·数字控制系统的国内外研究动态 | 第11-12页 |
| ·多处理机拓扑结构的国内外研究动态 | 第12页 |
| ·内容介绍和章节安排 | 第12-14页 |
| 第二章 宽带雷达侦察接收机系统架构 | 第14-23页 |
| ·引言 | 第14页 |
| ·基于多级信道化的数字侦察接收机结构 | 第14-16页 |
| ·信号处理方案设计 | 第16-20页 |
| ·信号处理方案代价函数 | 第16-17页 |
| ·FIFO方案 | 第17-19页 |
| ·DSP阵列方案 | 第19-20页 |
| ·数字中控方案设计 | 第20-22页 |
| ·小结 | 第22-23页 |
| 第三章 数据缓存方案设计 | 第23-39页 |
| ·引言 | 第23-24页 |
| ·数据接收方案 | 第24-28页 |
| ·信道化数据帧结构 | 第24-26页 |
| ·数据传输方案设计 | 第26-28页 |
| ·信号截取 | 第28-34页 |
| ·信号截取的必要性 | 第29页 |
| ·雷达信号特征分析 | 第29-32页 |
| ·数据截取的实现方法 | 第32-34页 |
| ·数据缓存模块设计 | 第34-38页 |
| ·缓存方案设计 | 第34-37页 |
| ·缓存区管理 | 第37-38页 |
| ·小结 | 第38-39页 |
| 第四章 互连网络设计 | 第39-52页 |
| ·引言 | 第39页 |
| ·DSP阵列拓扑结构设计 | 第39-41页 |
| ·数据互连网络 | 第41-44页 |
| ·总线网络 | 第42页 |
| ·交叉开关网络 | 第42-43页 |
| ·仿真及实验分析 | 第43-44页 |
| ·控制策略 | 第44-46页 |
| ·数据交换模块 | 第46-48页 |
| ·数据排序模块 | 第48-51页 |
| ·小结 | 第51-52页 |
| 第五章 系统调试结果 | 第52-62页 |
| ·侦察接收机硬件平台 | 第52-54页 |
| ·侦察接收机测试平台 | 第54-55页 |
| ·数据通路测试 | 第55-59页 |
| ·FPGA之间通信测试 | 第55-57页 |
| ·FPGA和DSP之间通信测试 | 第57-59页 |
| ·数字中控功能测试 | 第59-61页 |
| ·缓存模块读写控制测试 | 第59-60页 |
| ·资源分配控制测试 | 第60-61页 |
| ·小结 | 第61-62页 |
| 第六章 总结与展望 | 第62-64页 |
| ·本文总结 | 第62页 |
| ·未来展望 | 第62-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 攻硕期间取得的研究成果 | 第67页 |
