| 作者简介 | 第1-4页 |
| 摘要 | 第4-6页 |
| Abstract | 第6-11页 |
| 第一章 绪论 | 第11-22页 |
| ·网络处理器的发展及现状 | 第11-12页 |
| ·网络安全处理器关键技术 | 第12-18页 |
| ·网络处理器的体系结构 | 第13-14页 |
| ·网络通信中的数据安全 | 第14-16页 |
| ·网络处理器中的算术电路 | 第16-17页 |
| ·网络处理器的 SOC 测试 | 第17-18页 |
| ·主要工作与研究成果 | 第18-20页 |
| ·论文研究方法与组织结构 | 第20-22页 |
| 第二章 异构多核并行交换体系架构关键结构设计 | 第22-34页 |
| ·网络安全处理器的结构 | 第22-24页 |
| ·分离式并行交换结构片上总线 | 第24-28页 |
| ·关键思想 | 第24-26页 |
| ·总线定义 | 第26-28页 |
| ·包处理引擎 | 第28-32页 |
| ·包处理引擎的结构 | 第28-29页 |
| ·包处理引擎对从设备的控制访问机制 | 第29-30页 |
| ·包处理引擎中的多线程机制 | 第30-32页 |
| ·公钥密码协处理器 | 第32-33页 |
| ·本章小结 | 第33-34页 |
| 第三章 包处理引擎算术逻辑电路设计及优化 | 第34-48页 |
| ·差分串联电压开关传输门加法器 | 第34-45页 |
| ·加法器基本逻辑的差分串联电压开关传输门实现[3.6] | 第34-39页 |
| ·差分串联电压开关传输门的尺寸优化[3.17] | 第39-43页 |
| ·加法器实现与性能[3.19] | 第43-45页 |
| ·高速 ALU 设计 | 第45-47页 |
| ·本章总结 | 第47-48页 |
| 第四章 有限域算术运算硬件研究 | 第48-81页 |
| ·公钥密码基本算术运算 | 第48-52页 |
| ·RSA 密码运算 | 第48页 |
| ·素域上的 ECC 密码运算 | 第48-50页 |
| ·二进制域上的 ECC 密码运算 | 第50-52页 |
| ·任意素有限域算术运算单元硬件研究 | 第52-67页 |
| ·2位超前蒙哥马利模乘器[4.11] | 第52-57页 |
| ·折半模平方运算器 | 第57-64页 |
| ·模加减运算器 | 第64-67页 |
| ·二进制有限域算术运算单元硬件研究 | 第67-79页 |
| ·字串行模乘运算器 | 第67-73页 |
| ·双字串行模平方运算器 | 第73-79页 |
| ·本章总结 | 第79-81页 |
| 第五章 公钥密码协处理器实现方法 | 第81-104页 |
| ·RSA 密码运算器 | 第81-86页 |
| ·ECC 双域密码协处理器 | 第86-102页 |
| ·ECC 双域密码协处理器关键技术 | 第86-94页 |
| ·ECC 双域密码协处理器实现方法 | 第94-100页 |
| ·ECC 双域密码协处理器的实现与性能 | 第100-102页 |
| ·本章小结 | 第102-104页 |
| 第六章 网络处理器的功能测试及多核测试调度研究 | 第104-114页 |
| ·网络处理器的 FPGA 原型验证 | 第104-107页 |
| ·XDNP 网络处理器 FPGA 原型平台 | 第104-106页 |
| ·XDNP 的 FPGA 原型测试方法 | 第106-107页 |
| ·SOC 多核测试调度研究 | 第107-112页 |
| ·可切换式 TAM 结构思想 | 第107-108页 |
| ·测试调度算法 | 第108-110页 |
| ·可切换式算法的实验结果和分析 | 第110-111页 |
| ·XDNP 的多核测试调度 | 第111-112页 |
| ·本章总结 | 第112-114页 |
| 第七章 总结与展望 | 第114-119页 |
| ·本文结论 | 第114-116页 |
| ·存在的不足以及未来的工作 | 第116-117页 |
| ·展望 | 第117-119页 |
| 致谢 | 第119-120页 |
| 参考文献 | 第120-130页 |
| 攻读博士学位期间的研究成果 | 第130-132页 |
| 学术论文 | 第130-131页 |
| 专利情况 | 第131页 |
| 参加研究的科研项目 | 第131-132页 |