可调频率的微处理器性能预测模型研究与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第一章 绪论 | 第10-16页 |
| ·课题背景 | 第10-13页 |
| ·相关工作 | 第13-14页 |
| ·本文工作 | 第14-15页 |
| ·本文结构安排 | 第15-16页 |
| 第二章 微处理器性能预测 | 第16-30页 |
| ·相关技术 | 第16-21页 |
| ·微处理器的性能模型 | 第16-17页 |
| ·微处理器模拟器 | 第17-19页 |
| ·区间分析 | 第19-20页 |
| ·动态电压和频率调整 | 第20-21页 |
| ·当前预测方法的介绍及验证 | 第21-28页 |
| ·运行时参数可调预测模型 | 第21-23页 |
| ·基于硬件计数器的性能预测模型 | 第23-24页 |
| ·线性回归方程预测模型 | 第24-25页 |
| ·基于流水线时间的预测模型 | 第25-27页 |
| ·基于硬件计数器架构的预测模型 | 第27-28页 |
| ·本章小结 | 第28-30页 |
| 第三章 预测模型的分析与设计 | 第30-50页 |
| ·性能模型的分析 | 第30-36页 |
| ·指令高速缓存失效 | 第31-33页 |
| ·数据高速缓存失效 | 第33-34页 |
| ·二级调整缓存失效 | 第34-36页 |
| ·时钟频率变化对性能影响的分析 | 第36-40页 |
| ·失效事件的重叠 | 第40-44页 |
| ·重叠时的内存操作周期 | 第44-46页 |
| ·模型的建立 | 第46页 |
| ·重叠区间计数器的设计 | 第46-48页 |
| ·本章小结 | 第48-50页 |
| 第四章 实验结果及分析 | 第50-64页 |
| ·实验平台 | 第50-51页 |
| ·测试程序集 | 第51-53页 |
| ·基准程序的分类 | 第52页 |
| ·训练集的选取 | 第52-53页 |
| ·实验结果 | 第53-60页 |
| ·重叠区间的有效性 | 第53-54页 |
| ·预测结果的分析 | 第54-59页 |
| ·指令高速缓存失效的预测结果 | 第59-60页 |
| ·实验结果总结 | 第60-62页 |
| ·本章小结 | 第62-64页 |
| 第五章 总结 | 第64-66页 |
| 参考文献 | 第66-70页 |
| 致谢 | 第70-72页 |
| 在读期间发表的学术论文 | 第72页 |
