一种用于12位40 MHz流水线ADC的采样保持电路的研究与设计

摘要	第1-5页
ABSTRACT	第5-8页
1 绪论	第8-13页
·课题研究背景及意义	第8-10页
·国内外研究现状	第10-11页
·本论文的研究与特色	第11-12页
·论文的各个章节安排	第12-13页
2 采样保持电路的工作原理、结构及误差分析	第13-24页
·采样保持电路的工作原理和性能指标	第13-16页
·采样保持电路的误差分析	第16-20页
·采样保持电路的结构	第20-22页
·本章小结	第22-24页
3 采样开关的改进与实现	第24-29页
·MOS 开关导通电阻引入的非线性失真	第24-25页
·优化CMOS 开关	第25-26页
·栅压自举开关	第26-28页
·本章小结	第28-29页
4 采样保持电路中运算放大器的设计	第29-46页
·CMOS 运放的性能指标和设计推导	第29-36页
·运放结构的选择	第36-39页
·带增益提高的折叠式共源共栅运放的设计和优化	第39-42页
·共模反馈电路的设计和优化	第42-44页
·本章小结	第44-46页
5 采样保持电路的仿真和分析	第46-57页
·栅压自举采样开关的仿真	第46-47页
·CMOS 开关的优化	第47-49页
·运算放大器的各项性能仿真	第49-51页
·开关电容共模反馈的分析	第51-54页
·采样保持电路整体仿真结果	第54-57页
6 总结及展望	第57-58页
致谢	第58-59页
参考文献	第59-62页