基于ARM和FPGA的嵌入式系统的研究和设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-7页 |
| 目录 | 第7-9页 |
| 第一章 绪论 | 第9-11页 |
| ·背景 | 第9页 |
| ·论文内容与结构 | 第9-10页 |
| ·小结 | 第10-11页 |
| 第二章 相关技术 | 第11-17页 |
| ·E1接口标准 | 第11-12页 |
| ·FPGA | 第12-16页 |
| ·ARM | 第16页 |
| ·小结 | 第16-17页 |
| 第三章 E1接口板硬件设计 | 第17-31页 |
| ·总体结构 | 第17页 |
| ·主控板简介 | 第17-21页 |
| ·S3C4510B微处理器 | 第17-19页 |
| ·寄存器 | 第19-20页 |
| ·FPGA扩展接口 | 第20-21页 |
| ·通用 E1接口板设计 | 第21-30页 |
| ·接口板设计 | 第21-22页 |
| ·FPGA控制芯片 | 第22页 |
| ·E1接口芯片 | 第22-30页 |
| ·小结 | 第30-31页 |
| 第四章 E1接口板硬件实现 | 第31-54页 |
| ·E1接口板电路实现 | 第31-42页 |
| ·电路原理图设计 | 第31-40页 |
| ·产生网络表及其他报表 | 第40页 |
| ·印刷电路板 PCB设计 | 第40-42页 |
| ·E1接口板硬件调试 | 第42-48页 |
| ·物理测试 | 第43页 |
| ·功能测试 | 第43-47页 |
| ·测试心得 | 第47-48页 |
| ·仿真设计 | 第48-53页 |
| ·位同步 | 第48-49页 |
| ·帧同步 | 第49-50页 |
| ·串/并信号转换 | 第50-52页 |
| ·FIFO设计 | 第52-53页 |
| ·小结 | 第53-54页 |
| 第五章 总结与展望 | 第54-56页 |
| ·全文总结 | 第54页 |
| ·研究展望 | 第54-56页 |
| 参考文献 | 第56-58页 |
| 致谢 | 第58页 |
