| 摘要 | 第1-4页 |
| ABSTRACT | 第4-10页 |
| 1 绪论 | 第10-15页 |
| ·引言 | 第10页 |
| ·本课题国内外研究现状及发展趋势 | 第10-13页 |
| ·JPEG 压缩标准的产生和应用 | 第10-12页 |
| ·JPEG 图像压缩的现状与趋势 | 第12-13页 |
| ·本课题研究的基本任务与要求 | 第13页 |
| ·研究任务 | 第13页 |
| ·课题要求 | 第13页 |
| ·论文的主要内容和章节安排 | 第13-15页 |
| 2 系统开发平台 | 第15-22页 |
| ·开发工具 | 第15-16页 |
| ·硬件平台 | 第16-18页 |
| ·FPGA 芯片Cyclone II EP2C35F672 | 第16-17页 |
| ·图像采集 | 第17-18页 |
| ·网络传输 | 第18页 |
| ·VGA 显示 | 第18页 |
| ·FPGA 设计流程与指导原则 | 第18-20页 |
| ·FPGA 设计流程 | 第18-19页 |
| ·FPGA 设计指导原则 | 第19-20页 |
| ·VERILOG HDL 硬件设计语言 | 第20-21页 |
| ·本章小结 | 第21-22页 |
| 3 JPEG 图像压缩技术 | 第22-29页 |
| ·JPEG 编码的技术标准 | 第22-24页 |
| ·JPEG 标准的组成 | 第22页 |
| ·JPEG 标准的层次 | 第22-23页 |
| ·JPEG 标准的工作模式 | 第23-24页 |
| ·JPEG 的编码处理过程 | 第24页 |
| ·JPEG 压缩的基本原理 | 第24-28页 |
| ·8×8 的FDCT 和IDCT | 第25页 |
| ·量化 | 第25-27页 |
| ·熵编码 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 4 JPEG 实时图像编解码系统的硬件设计 | 第29-61页 |
| ·系统的总体方案和工作原理 | 第29-30页 |
| ·总体方案 | 第29页 |
| ·工作原理 | 第29-30页 |
| ·JPEG 编码的设计和实现 | 第30-40页 |
| ·2D-DCT 模块的设计 | 第30-34页 |
| ·量化模块的设计 | 第34-36页 |
| ·熵编码模块的设计 | 第36-40页 |
| ·JPEG 解码的设计和实现 | 第40-49页 |
| ·霍夫曼解码模块的设计 | 第40-44页 |
| ·2D-IDCT 模块的设计 | 第44-49页 |
| ·嵌入式微处理的设计 | 第49-60页 |
| ·Nios II 嵌入式处理器简介 | 第49-52页 |
| ·SOPC Builder | 第52-53页 |
| ·Avalon 总线 | 第53-58页 |
| ·片上系统设计 | 第58-60页 |
| ·本章小结 | 第60-61页 |
| 5 NIOS II 控制程序 | 第61-65页 |
| ·NIOS 集成开发环境 | 第61-62页 |
| ·Nios II 软件开发工具 | 第61页 |
| ·Nios II 软件开发流程 | 第61-62页 |
| ·NIOS 软件控制程序设计 | 第62-64页 |
| ·控制程序功能 | 第62-63页 |
| ·编解码控制软件流程 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 6 结论 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 附录 | 第69-77页 |
| A：作者在攻读硕士学位期间发表的论文目录 | 第69-70页 |
| B：JPEG 解码接口 VERILOG HDL 程序 | 第70-77页 |