| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-9页 |
| ·视频信号压缩的意义 | 第7页 |
| ·论文的背景 | 第7-8页 |
| ·本文的研究内容和结构安排 | 第8页 |
| ·技术创新点 | 第8-9页 |
| 第二章 系统方案设计与分析 | 第9-14页 |
| ·编解码标准的分析确定 | 第9-12页 |
| ·CPU 的分析确定 | 第12-13页 |
| ·编解码芯片的选取 | 第13-14页 |
| 第三章 基于DM642 的编解码硬件设计 | 第14-24页 |
| ·系统硬件电路整体设计思想 | 第14-15页 |
| ·系统硬件分部分设计 | 第15-23页 |
| ·DM642 小系统设计 | 第15-16页 |
| ·ADV7189 视频采集相关设计 | 第16-17页 |
| ·ADV202 压缩相关设计 | 第17-18页 |
| ·ADV202 解压缩相关设计 | 第18-20页 |
| ·字符叠加相关设计 | 第20-21页 |
| ·ADV7179 视频显示相关设计 | 第21-22页 |
| ·CPLD 设计 | 第22页 |
| ·FLASH 存储器相关设计 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 第四章 实时编解码系统软件设计 | 第24-44页 |
| ·总体框架 | 第24-27页 |
| ·ADV7189 的相关软件设计 | 第27页 |
| ·ADV7179 的相关软件设计 | 第27页 |
| ·ADV202 的相关软件设计 | 第27-31页 |
| ·ADV202 的软件控制 | 第27-30页 |
| ·ADV202 编解码过程 | 第30-31页 |
| ·采集显示 | 第31-39页 |
| ·视频采集 | 第31-32页 |
| ·显示驱动 | 第32-37页 |
| ·BT.656 图像显示 | 第33-35页 |
| ·BT.656 显示的FIFO 解包 | 第35-36页 |
| ·视频显示的帧和场操作 | 第36页 |
| ·BT.656 模式视频显示的流程 | 第36-37页 |
| ·EDMA 传输 | 第37-39页 |
| ·技术实现方案 | 第37-39页 |
| ·实现方法比较及问题机理分析 | 第39页 |
| ·字符叠加 | 第39-41页 |
| ·实现要求 | 第39页 |
| ·方案设计及比较分析 | 第39-40页 |
| ·具体实现 | 第40-41页 |
| ·效果显示 | 第41页 |
| ·自启动 | 第41-42页 |
| ·开发一级引导程序 | 第41-42页 |
| ·开发二级引导程序 | 第42页 |
| ·FLASH 烧写程序 | 第42页 |
| ·本章小结 | 第42-44页 |
| 第五章 基于DM642 主模式的CPCI 总线传输 | 第44-49页 |
| ·TMS320DM642 的PCI 接口特性的研究 | 第44-45页 |
| ·DM642 作为系统HOST 的数据传输实现 | 第45-47页 |
| ·码流传输走向 | 第47页 |
| ·实验数据 | 第47页 |
| ·方案比较分析 | 第47-49页 |
| 第六章 系统调试及试验结果分析 | 第49-54页 |
| ·系统调试 | 第49页 |
| ·试验结果分析 | 第49-54页 |
| 第七章 结束语 | 第54-55页 |
| ·总结 | 第54页 |
| ·展望 | 第54-55页 |
| 参考文献 | 第55-57页 |
| 致谢 | 第57页 |