小数分频频率合成器研究与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·项目背景 | 第9页 |
| ·小数分频频率合成器的研究意义 | 第9-10页 |
| ·小数分频频率合成器的发展概况 | 第10-13页 |
| ·论文结构及内容安排 | 第13-14页 |
| 第二章 小数分频锁相环的基本原理及杂散分析 | 第14-22页 |
| ·锁相环原理简介 | 第14页 |
| ·小数分频锁相环简介 | 第14-15页 |
| ·小数分频锁相环工作原理 | 第15-17页 |
| ·小数分频锁相环杂散分析 | 第17-21页 |
| ·本章小结 | 第21-22页 |
| 第三章 小数分频频率合成器方案设计与仿真 | 第22-41页 |
| ·小数分频频率合成器设计需求 | 第22页 |
| ·小数分频频率合成器总体方案设计 | 第22-24页 |
| ·参考频率的选择 | 第23页 |
| ·振荡器的选择 | 第23-24页 |
| ·分频器的选择 | 第24页 |
| ·Sigma-delta 调制方案设计 | 第24-31页 |
| ·Sigma-delta 调制器噪声整形 | 第24-27页 |
| ·Sigma-delta 调制器的多种结构 | 第27-29页 |
| ·MASH 结构的Sigma-delta 调制器 | 第29-31页 |
| ·对Sigma-delta 调制器杂散的改进 | 第31-37页 |
| ·剩余量化误差补偿技术 | 第32-34页 |
| ·多位二进制累加器并设初值法 | 第34-37页 |
| ·小数分频锁相环仿真 | 第37-40页 |
| ·小数分频锁相环仿真模型 | 第37-38页 |
| ·未加入量化噪声时的相噪图 | 第38-39页 |
| ·加入量化噪声后相噪图 | 第39页 |
| ·改进后的Sigma-delta 调制器相噪图 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第四章 小数分频频率合成器设计实现 | 第41-64页 |
| ·参考频率的设计 | 第41页 |
| ·鉴频鉴相器设计 | 第41-44页 |
| ·二极管平衡鉴相器 | 第42页 |
| ·鉴频鉴相器 | 第42-44页 |
| ·电荷泵的设计 | 第44-45页 |
| ·电荷泵充放电电源的设计 | 第45-46页 |
| ·环路滤波器的设计 | 第46-48页 |
| ·无源滤波器优缺点 | 第47页 |
| ·有源滤波器优缺点 | 第47-48页 |
| ·分频器的设计 | 第48-51页 |
| ·固定8 分频的设计 | 第48-50页 |
| ·可变分频器的设计 | 第50-51页 |
| ·振荡器YTO 电路设计 | 第51-54页 |
| ·电源EMI 设计 | 第54-55页 |
| ·小数分频锁相环程序设计 | 第55-63页 |
| ·Sigma-delta 调制算法的实现 | 第55-56页 |
| ·程序设计总体方案 | 第56-59页 |
| ·时钟分频模块 | 第59页 |
| ·Sigma-delta 调制小数分频程序的实现 | 第59-61页 |
| ·扫频中断的产生 | 第61-62页 |
| ·频率累加程序 | 第62-63页 |
| ·分频比累加模块 | 第63页 |
| ·本章小结 | 第63-64页 |
| 第五章 硬件调试及测试结果 | 第64-72页 |
| ·硬件调试 | 第64-65页 |
| ·硬件调试流程 | 第64页 |
| ·硬件调试过程中遇到的问题及解决方法 | 第64-65页 |
| ·程序调试过程中出现的问题及解决方法 | 第65页 |
| ·测试方法 | 第65-66页 |
| ·测试结果与分析 | 第66-69页 |
| ·小数分频频率合成器实物图片 | 第69-72页 |
| 第六章 总结与展望 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 攻读硕士研究生期间取得的成果 | 第76-77页 |
