| 第一章 引言 | 第1-15页 |
| 1．1 IC测试概述 | 第7-8页 |
| 1．2 集成电路测试相关标准及其评价 | 第8-12页 |
| 1．2．1 IEEE1149．1-测试访问端口及边界扫描标准 | 第8-10页 |
| 1．2．2 IEEE1149．4-混合信号测试总线标准 | 第10页 |
| 1．2．3 IEEE1149．5-测试与维护总线标准 | 第10-11页 |
| 1．2．4 IEEEP1500-嵌入式核的测试标准 | 第11-12页 |
| 1．2．5 标准的扩展应用和局限性 | 第12页 |
| 1．3 主要工作 | 第12-14页 |
| 1．4 论文结构 | 第14-15页 |
| 第二章 IC测试基本概念 | 第15-25页 |
| 2．1 缺陷/错误/故障; | 第15-16页 |
| 2．1．1 缺陷 | 第15-16页 |
| 2．1．2 失效 | 第16页 |
| 2．1．3 故障 | 第16页 |
| 2．2 验证/测试; | 第16-18页 |
| 2．2．1 验证 | 第17页 |
| 2．2．2 测试 | 第17-18页 |
| 2．2．3 功能测试/结构测试 | 第18页 |
| 2．3 故障模型; | 第18-21页 |
| 2．3．1 SSA故障 | 第18-19页 |
| 2．3．2 MSA故障 | 第19-20页 |
| 2．3．3 桥接故障 | 第20页 |
| 2．3．4 短路与开路故障 | 第20页 |
| 2．3．5 延迟故障 | 第20-21页 |
| 2．3．6 暂时失效 | 第21页 |
| 2．4 可测性设计 | 第21-24页 |
| 2．4．1 组合电路可测性设计方法 | 第22-23页 |
| 2．4．2 ASIC测试的软件工具 | 第23-24页 |
| 2．5 扫描链 | 第24-25页 |
| 第三章 故障建模 | 第25-31页 |
| 3．1 单桥接故障; | 第25页 |
| 3．2 故障等效; | 第25页 |
| 3．3 故障支配 | 第25页 |
| 3．4 故障模拟 | 第25-27页 |
| 3．5 可控性; | 第27页 |
| 3．6 可观性; | 第27页 |
| 3．7 SCOAP测度 | 第27-29页 |
| 3．7．1 测量可控性值 | 第28页 |
| 3．7．2 测量可观性值 | 第28-29页 |
| 3．8 故障覆盖率; | 第29-31页 |
| 第四章 同步数字逻辑电路的抽象及可测性设计 | 第31-37页 |
| 4．1 同步设计的概念 | 第31页 |
| 4．2 同步数字逻辑电路的抽象 | 第31-37页 |
| 第五章 基于扫描测试的可测性设计 | 第37-44页 |
| 5．1 扫描测试原理 | 第37-40页 |
| 5．2 扫描设计规则 | 第40-41页 |
| 5．3 扫描测试设计流程 | 第41-42页 |
| 5．4 可测性设计工具简介 | 第42-44页 |
| 第六章可测性设计实例 | 第44-63页 |
| 6．1 测试任务简介 | 第44-46页 |
| 6．2 使用的工具及流程 | 第46-47页 |
| 6．3 可测性设计方案实现 | 第47-63页 |
| 6．3．1 存储器的测试 | 第47-49页 |
| 6．3．2 扫描链的生成 | 第49-59页 |
| 6．3．3 测试向量生成 | 第59-61页 |
| 6．3．4 设计结果 | 第61-63页 |
| 第七章 总结 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 致谢 | 第67-68页 |
| 西北工业大学学位论文知识产权声明书 | 第68页 |
| 西北工业大学学位论文原创性声明 | 第68页 |
