| 第一章 绪论 | 第1-18页 |
| ·移动通信发展概况 | 第12-13页 |
| ·B3G 的定义及其关键技术 | 第13-14页 |
| ·相关技术发展动态 | 第14-16页 |
| ·OFDM 技术 | 第14-15页 |
| ·可编程逻辑器件 | 第15-16页 |
| ·论文的主要创新和贡献 | 第16页 |
| ·课题来源及论文内容安排 | 第16-18页 |
| 第二章 开发工具与平台 | 第18-27页 |
| ·FPGA 简介 | 第18-19页 |
| ·VERILOG HDL 简介 | 第19页 |
| ·FPGA 开发流程 | 第19-22页 |
| ·FPGA 完整设计流程 | 第19-20页 |
| ·电路设计 | 第20页 |
| ·仿真与验证 | 第20-21页 |
| ·综合优化 | 第21-22页 |
| ·实现 | 第22页 |
| ·硬件平台——XILINX VIRTEX II PRO 系列芯片 | 第22-25页 |
| ·开发工具 | 第25-27页 |
| 第三章 B3G TDD 方式下行链路中的信道编码及交织 | 第27-41页 |
| ·B3G TDD 方式下的OFDM 下行链路概述 | 第27-30页 |
| ·系统参数 | 第27-29页 |
| ·链路结构 | 第29页 |
| ·数据块分段 | 第29-30页 |
| ·信道编码 | 第30-38页 |
| ·LDPC 码简介 | 第30页 |
| ·B3G TDD 方式下行链路LDPC 码的编码 | 第30-34页 |
| ·LDPC 码的一种通用高速编码方法 | 第34-38页 |
| ·信道交织 | 第38-41页 |
| ·信道交织概述 | 第38-39页 |
| ·B3G TDD 方式下行链路交织方案 | 第39-41页 |
| 第四章 LDPC 编码器以及交织器的设计与实现 | 第41-75页 |
| ·系统需求分析 | 第41-42页 |
| ·系统方案分析 | 第42-50页 |
| ·器件选择分析 | 第43页 |
| ·设计方案分析 | 第43-50页 |
| ·电路板系统结构设计 | 第50-51页 |
| ·系统总体结构设计 | 第51-53页 |
| ·LDPC 编码器及交织器的设计与实现 | 第53-66页 |
| ·LDPC 编码器及交织器顶层设计 | 第53-54页 |
| ·控制模块的设计与实现 | 第54-62页 |
| ·计算及信息位交织模块的设计与实现 | 第62-65页 |
| ·累加及冗余位交织模块的设计与实现 | 第65-66页 |
| ·SDRAM 控制器的设计与实现 | 第66-73页 |
| ·SDRAM 时序与性能分析 | 第67-68页 |
| ·支持BANK 切换存取操作的SDRAM 控制器的设计与实现 | 第68-72页 |
| ·SDRAM 控制器设计小结 | 第72-73页 |
| ·ROCKETIO 接口设计 | 第73-75页 |
| 第五章 设计验证与性能分析 | 第75-79页 |
| ·设计验证 | 第75-77页 |
| ·验证方法 | 第75-77页 |
| ·验证结果 | 第77页 |
| ·性能分析 | 第77-79页 |
| ·资源占用 | 第77-78页 |
| ·运行速度 | 第78-79页 |
| 第六章 结论 | 第79-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-83页 |
| 在学期间的主要研究成果 | 第83-84页 |
| 个人简介 | 第84页 |
