摘要 | 第1-14页 |
ABSTRACT | 第14-16页 |
第一章 绪论 | 第16-24页 |
·课题研究背景 | 第16-20页 |
·RISC结构的影响 | 第17页 |
·主频提升的影响 | 第17-18页 |
·存储墙 | 第18-19页 |
·微处理器体系结构研究现状 | 第19-20页 |
·值预测 | 第20-21页 |
·数据相关、名相关和控制相关 | 第20页 |
·值预测 | 第20-21页 |
·本文的工作 | 第21-22页 |
·本文的结构 | 第22-24页 |
第二章 相关研究现状 | 第24-38页 |
·值预测 | 第24-31页 |
·值预测机制 | 第24-29页 |
·值预测机制设计因素与低功耗研究 | 第29-31页 |
·值预测机制的应用 | 第31页 |
·预取 | 第31-36页 |
·指令预取机制 | 第32-33页 |
·数据预取机制 | 第33-36页 |
·本章小结 | 第36-38页 |
第三章 值预测机制设计因素分析及性能评价 | 第38-60页 |
·值预测研究工作平台 | 第38-40页 |
·SimpleScalar模拟器 | 第38-39页 |
·SimpleScalar模拟器扩充值预测机制 | 第39-40页 |
·值预测机制与微处理器其他部分的相互影响 | 第40页 |
·值预测机制自身设计因素 | 第40-43页 |
·前瞻执行指令处理 | 第40-41页 |
·值预测失败后微处理器状态恢复 | 第41页 |
·值预测正确性验证开销和重发射开销对值预测机制性能影响 | 第41-43页 |
·值预测机制更新 | 第43页 |
·值预测器信心系统机制 | 第43页 |
·实验环境 | 第43-46页 |
·测试程序 | 第43-44页 |
·微处理器配置 | 第44页 |
·值预测器配置 | 第44-46页 |
·不同值预测机制性能评估 | 第46-59页 |
·理想值预测 | 第47-49页 |
·配置Conf4下值预测机制性能分析 | 第49-54页 |
·配置Conf4_bP下值预测机制性能分析 | 第54-56页 |
·配置Conf8下值预测机制性能分析 | 第56-57页 |
·配置Conf8_bP下值预测机制性能分析 | 第57-59页 |
·本章小结 | 第59-60页 |
第四章 增强型步长值预测器设计 | 第60-74页 |
·工作机理 | 第60-62页 |
·直观分析 | 第60-61页 |
·理论分析 | 第61-62页 |
·增强型步长值预测器结构 | 第62-64页 |
·工作流程 | 第64-66页 |
·实验环境 | 第66页 |
·实验结果 | 第66-72页 |
·增强型步长值预测器设计因素分析 | 第67-70页 |
·不同值预测机制性能比较 | 第70-72页 |
·本章小结 | 第72-74页 |
第五章 低功耗值预测器设计 | 第74-90页 |
·值预测器功耗分析 | 第74-76页 |
·低功耗值预测器设计 | 第76-88页 |
·限制值预测器大小 | 第76-78页 |
·限制端口数目 | 第78-79页 |
·部分tag位存储 | 第79-80页 |
·部分数据位存储 | 第80-83页 |
·分体设计 | 第83-85页 |
·低功耗RSVP设计 | 第85-88页 |
·本章小结 | 第88-90页 |
第六章 基于值预测的预取技术研究 | 第90-108页 |
·数据预取 | 第90-98页 |
·数据预取机制结构 | 第90-91页 |
·数据预取机制工作流程 | 第91-93页 |
·数据预取机制性能评估 | 第93-98页 |
·指令预取机制 | 第98-102页 |
·指令预取机制结构 | 第98-99页 |
·指令预取机制性能评估 | 第99-102页 |
·值预测、指令预取和数据预取 | 第102-107页 |
·值预测、指令预取和数据预取的性能 | 第103页 |
·值预测器发出的数据预取和指令预取统计 | 第103-105页 |
·各级cache访问量变化 | 第105-107页 |
·本章小结 | 第107-108页 |
第七章 结束语 | 第108-112页 |
·所作的工作与创新 | 第108-109页 |
·未来的研究方向 | 第109-112页 |
致谢 | 第112-114页 |
攻读博士学位期间所发表的论文 | 第114-116页 |
参考文献表 | 第116-125页 |