| 中文摘要 | 第1-7页 |
| 英文摘要 | 第7-9页 |
| 第一章 通信控制器系统的提出 | 第9-12页 |
| 1．1 引言 | 第9-10页 |
| 1．2 研究项目的提出 | 第10-12页 |
| 第二章 通信控制器系统的整体规划 | 第12-26页 |
| 2．1 通信控制器系统中的数据通信 | 第12-22页 |
| 2．1．1 数据通信的基本原理 | 第12-17页 |
| 2．1．2 制定协议与建立OSI模型 | 第17-20页 |
| 2．1．3 数据交换方式的选择 | 第20-22页 |
| 2．2 通信控制器的系统设计 | 第22-26页 |
| 第三章 通信控制器的硬件设计 | 第26-37页 |
| 3．1 主从结构 | 第26-31页 |
| 3．1．1 主从系统结构 | 第26-29页 |
| 3．1．2 具体硬件的访问 | 第29-31页 |
| 3．2 从CPU的选择和实现 | 第31-32页 |
| 3．3 主从CPU间的外围电路（查询电路，中断电路 | 第32-37页 |
| 3．3．1 CPLD简介及7K特点 | 第33-36页 |
| 3．3．2 具体应用 | 第36-37页 |
| 第四章 通信控制器的软件设计 | 第37-53页 |
| 4．1 通信规程 | 第37-40页 |
| 4．2 软件实现 | 第40-43页 |
| 4．3 差错控制技术 | 第43-47页 |
| 4．3．1 差错控制技术概述 | 第43页 |
| 4．3．2 差错控制方式 | 第43-45页 |
| 4．3．3 几种实用的简单检错码 | 第45-47页 |
| 4．4 差错技术的具体应用 | 第47-51页 |
| 4．4．1 群主机与通信控制器之间的差错校验 | 第47-49页 |
| 4．4．2 循环码在通信控制器与下属计算机间的差错校验 | 第49-51页 |
| 4．5 小结 | 第51-53页 |
| 第五章 通信控制器中的调制解调电路 | 第53-60页 |
| 5．1 一般的调制解调原理 | 第53-56页 |
| 5．2 芯片功能介绍 | 第56-58页 |
| 5．3 实际电路的应用 | 第58-60页 |
| 第六章 全文总结与展望 | 第60-62页 |
| 参考文献 | 第62-63页 |
| 附录1 主CPU硬件电路图 | 第63-64页 |
| 附录2 从CPU硬件电路图 | 第64页 |
| 附录3 并口通信的状态字分配 | 第64-65页 |
| 附录4 EPLD电路图 | 第65-66页 |
| 发表文章目录 | 第66-67页 |
| 致谢 | 第67页 |