基于FPGA的2D-DCT处理器研究
| 摘要 | 第1-7页 |
| Abstract | 第7-10页 |
| 第1章 绪论 | 第10-14页 |
| ·研究背景及意义 | 第10-11页 |
| ·国内外研究情况 | 第11-12页 |
| ·本论文的研究内容 | 第12-14页 |
| 第2章 DCT及其快速算法 | 第14-23页 |
| ·引言 | 第14页 |
| ·一维DCT算法的发展概况 | 第14-16页 |
| ·二维DCT变换 | 第16-19页 |
| ·原始计算公式 | 第16-17页 |
| ·物理意义 | 第17-18页 |
| ·二维DCT快速算法 | 第18-19页 |
| ·已有的软、硬件实现方案 | 第19-22页 |
| ·基于通用CPU的方案 | 第19-20页 |
| ·基于数字信号处理器(DSP)的方案 | 第20页 |
| ·基于FPGA的方案 | 第20-21页 |
| ·基于ASIC方案 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第3章 FPGA设计流程与方法 | 第23-34页 |
| ·EDA简介 | 第23-24页 |
| ·FPGA简介 | 第24-26页 |
| ·FPGA的基本结构 | 第25-26页 |
| ·FPGA的特点 | 第26页 |
| ·自顶向下(Top to Down)设计方法 | 第26-29页 |
| ·HDL概述 | 第29-32页 |
| ·VHDL语言简介 | 第30-31页 |
| ·VHDL设计的特点 | 第31-32页 |
| ·QUARTUS简介 | 第32-33页 |
| ·DCT处理器top-down设计流程 | 第33页 |
| ·本章小结 | 第33-34页 |
| 第4章 DCT的设计 | 第34-46页 |
| ·DCT的硬件实现算法设计 | 第34-35页 |
| ·体系结构 | 第35-37页 |
| ·用DA算法计算内积 | 第37-45页 |
| ·本章小结 | 第45-46页 |
| 第5章 DCT仿真 | 第46-63页 |
| ·功能仿真 | 第46-57页 |
| ·SIPO模块的设计 | 第46-47页 |
| ·RAC模块的设计 | 第47-53页 |
| ·第二级SIPO模块的设计 | 第53-54页 |
| ·第二级RAC模块的设计 | 第54页 |
| ·存储中间结果的转置RAM模块设计 | 第54-56页 |
| ·2-D DCT控制模块CTRL_UNIT的设计 | 第56-57页 |
| ·整个2-D DCT功能仿真结果 | 第57页 |
| ·综合 | 第57-59页 |
| ·时序仿真验证 | 第59-60页 |
| ·实时性分析 | 第60页 |
| ·计算精度分析 | 第60-62页 |
| ·本章小结 | 第62-63页 |
| 结论 | 第63-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-69页 |
| 攻读硕士学位期间发表的论文 | 第69页 |
