数字通信系统中PCM数字中继接口设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·本文研究背景和目的 | 第7页 |
| ·数字通信系统的组成及特点 | 第7-10页 |
| ·数字通信系统的组成 | 第8-9页 |
| ·数字通信系统的特点 | 第9-10页 |
| ·数字通信的发展概况及趋势 | 第10-11页 |
| ·本文的工作和内容 | 第11-13页 |
| 第二章 数字通信相关原理介绍 | 第13-29页 |
| ·PCM 基本原理 | 第13-22页 |
| ·抽样 | 第14-16页 |
| ·量化 | 第16-21页 |
| ·编码 | 第21-22页 |
| ·时分多路复用原理 | 第22-24页 |
| ·时分多路复用概念 | 第22页 |
| ·PCM 时分多路复用 | 第22-24页 |
| ·PCM30 路系统介绍 | 第24-28页 |
| ·PCM30 路系统帧结构 | 第24-26页 |
| ·PCM30 路系统组成 | 第26-27页 |
| ·PCM30 路系统传输码型 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第三章 PCM 数字中继接口硬件设计与实现 | 第29-43页 |
| ·中继接口设计方案 | 第29-30页 |
| ·中继接口硬件电路设计 | 第30-42页 |
| ·电源总体设计 | 第30-31页 |
| ·时钟、复位电路设计 | 第31页 |
| ·FPGA 单元电路设计 | 第31-34页 |
| ·串并转换电路设计 | 第34-35页 |
| ·接口芯片（MT9075）电路设计 | 第35-40页 |
| ·外部时钟输出电路设计 | 第40-41页 |
| ·输入输出接口电路设计 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 基于FPGA 的逻辑设计与实现 | 第43-67页 |
| ·FPGA 开发介绍 | 第43-47页 |
| ·可编程逻辑器件概述 | 第43-44页 |
| ·FPGA 开发技术 | 第44-46页 |
| ·FPGA 开发软件-Quartus II | 第46-47页 |
| ·逻辑设计与实现 | 第47-66页 |
| ·时钟产生逻辑设计 | 第48页 |
| ·继电器控制逻辑设计 | 第48-51页 |
| ·MT9075 控制逻辑设计 | 第51-66页 |
| ·本章小结 | 第66-67页 |
| 结束语 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 作者在硕士期间参加的课题和发表的论文 | 第71-72页 |
