高速DP信号误码率测试卡的研究
| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 目录 | 第6-8页 |
| 第1章 绪论 | 第8-13页 |
| ·DisplayPort 标准简介及应用前景 | 第8-11页 |
| ·DP PEA 系统简介 | 第11页 |
| ·本文完成的主要工作 | 第11-12页 |
| ·章节安排 | 第12-13页 |
| 第2章 DisplayPort 与信号完整性简介 | 第13-20页 |
| ·DisplayPort 协议 | 第13-14页 |
| ·信号完整性 | 第14-19页 |
| ·反射 | 第15-17页 |
| ·损耗 | 第17-19页 |
| ·本章小结 | 第19-20页 |
| 第3章 DP PEA 功能仿真分析 | 第20-26页 |
| ·系统功能逻辑架构 | 第20-21页 |
| ·系统功能可行性仿真 | 第21-25页 |
| ·本章小结 | 第25-26页 |
| 第4章 系统硬件电路设计 | 第26-47页 |
| ·DP PEA 的硬件架构 | 第26-27页 |
| ·DP 接口模块电路设计 | 第27-30页 |
| ·ANX9815 芯片 | 第28页 |
| ·EDID 存储模块 | 第28-30页 |
| ·PCI 接口模块电路设计 | 第30页 |
| ·DDR 模块电路设计 | 第30-32页 |
| ·主控模块电路设计 | 第32-34页 |
| ·FPGA 芯片 | 第32页 |
| ·程序下载模块 | 第32-34页 |
| ·电源电路模块设计 | 第34-39页 |
| ·信号完整性设计与仿真 | 第39-46页 |
| ·布线时的信号完整性考虑 | 第39-40页 |
| ·DP 测试治具中的信号完整性 | 第40-43页 |
| ·信号完整性仿真 | 第43-46页 |
| ·本章小结 | 第46-47页 |
| 第5章 DP-PEA FPGA 模块程序设计 | 第47-66页 |
| ·FPGA 程序总体架构 | 第47-49页 |
| ·时钟同步模块 | 第49页 |
| ·DP 数据接收模块设计 | 第49-52页 |
| ·DP 数据分析模块设计 | 第52-53页 |
| ·PCI FIFO 模块设计 | 第53-57页 |
| ·MBIST 模块 | 第57-58页 |
| ·DDR FIFO 模块 | 第58-62页 |
| ·DDR CROSSBAR 多路复用模块 | 第62-63页 |
| ·PCI 通信模块 | 第63-65页 |
| ·DDR 通信模块 | 第65页 |
| ·本章小结 | 第65-66页 |
| 第6章 系统功能调试 | 第66-83页 |
| ·主控模块程序逻辑验证 | 第66-73页 |
| ·I2C 控制器逻辑功能验证 | 第66-68页 |
| ·系统整体逻辑功能验证 | 第68-73页 |
| ·系统硬件调试 | 第73-82页 |
| ·DP 测试治具信号完整性调试 | 第73-75页 |
| ·DP PEA 信号完整性调试 | 第75-78页 |
| ·DP PEA 电源模块调试 | 第78-82页 |
| ·本章小结 | 第82-83页 |
| 结论 | 第83-85页 |
| 参考文献 | 第85-89页 |
| 致谢 | 第89页 |
