| 中文摘要 | 第3-4页 |
| 英文摘要 | 第4-5页 |
| 1 绪论 | 第8-13页 |
| 1.1 课题背景与研究目的 | 第8-9页 |
| 1.2 LDPC码译码算法与实现结构的研究现状 | 第9-12页 |
| 1.3 论文的主要内容及结构 | 第12-13页 |
| 2 LDPC码基本原理 | 第13-21页 |
| 2.1 线性分组码 | 第13-14页 |
| 2.2 LDPC码基本概念 | 第14-17页 |
| 2.2.1 LDPC码定义 | 第14页 |
| 2.2.2 LDPC码的Tanner图表示 | 第14-16页 |
| 2.2.3 QC-LDPC介绍 | 第16-17页 |
| 2.3 LDPC码译码算法 | 第17-20页 |
| 2.3.1 硬判决译码算法 | 第17-18页 |
| 2.3.2 软判决译码算法 | 第18-20页 |
| 2.4 本章小节 | 第20-21页 |
| 3 CCSDS遥测LDPC码的译码算法研究 | 第21-38页 |
| 3.1 CCSDS遥测LDPC码 | 第21-24页 |
| 3.1.1 校验矩阵 | 第21-23页 |
| 3.1.2 生成矩阵 | 第23-24页 |
| 3.2 LLR BP算法与最小和算法 | 第24-31页 |
| 3.2.1 LLR BP算法 | 第24-26页 |
| 3.2.2 Min-Sum(最小和)算法 | 第26-28页 |
| 3.2.3 译码性能的影响因素 | 第28-31页 |
| 3.3 分层偏移最小和算法 | 第31-33页 |
| 3.4 译码算法的性能分析 | 第33-37页 |
| 3.4.1 偏移因子的选取 | 第33-35页 |
| 3.4.2 译码算法性能比较 | 第35-37页 |
| 3.5 本章小节 | 第37-38页 |
| 4 多码率多码长LDPC码分层译码器结构设计与实现 | 第38-53页 |
| 4.1 传统的译码器结构 | 第38-41页 |
| 4.1.1 串行译码结构 | 第38-39页 |
| 4.1.2 完全并行译码结构 | 第39-40页 |
| 4.1.3 部分并行译码结构 | 第40-41页 |
| 4.2 多码率多码长分层译码结构 | 第41-44页 |
| 4.3 译码器各子模块设计 | 第44-48页 |
| 4.3.1 信息存储模块 | 第44页 |
| 4.3.2 数据选择模块 | 第44-45页 |
| 4.3.3 移位和重置模块 | 第45页 |
| 4.3.4 减法器模块 | 第45页 |
| 4.3.5 CPN模块 | 第45-47页 |
| 4.3.6 VPN模块 | 第47页 |
| 4.3.7 控制模块 | 第47-48页 |
| 4.4 译码器实现 | 第48-51页 |
| 4.4.1 硬件平台与开发环境 | 第48-49页 |
| 4.4.2 资源消耗与性能测试 | 第49-51页 |
| 4.5 本章小节 | 第51-53页 |
| 5 总结与展望 | 第53-55页 |
| 5.1 论文总结 | 第53页 |
| 5.2 后续研究与展望 | 第53-55页 |
| 致谢 | 第55-56页 |
| 参考文献 | 第56-59页 |
| 附录 | 第59页 |
| A 作者在攻读学位期间参加的科研工作 | 第59页 |
| B 作者在攻读学位期间获得的奖项 | 第59页 |