高速JPEG压缩域数字水印系统的研究与设计
| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 第一章 绪论 | 第13-18页 |
| 1.1 课题的研究背景和意义 | 第13-14页 |
| 1.2 研究现状 | 第14-16页 |
| 1.2.1 数字水印国内外研究现状 | 第14-15页 |
| 1.2.2 数字水印技术应用及发展趋势 | 第15-16页 |
| 1.3 论文的主要内容及创新点 | 第16-17页 |
| 1.3.1 论文主要内容 | 第16页 |
| 1.3.2 论文的创新点 | 第16-17页 |
| 1.4 本文的章节安排 | 第17-18页 |
| 第二章 压缩域水印技术概述 | 第18-30页 |
| 2.1 前言 | 第18页 |
| 2.2 数字水印概述 | 第18-22页 |
| 2.2.1 数字水印系统模型 | 第18-19页 |
| 2.2.2 数字水印性能评价标准 | 第19-20页 |
| 2.2.3 各种典型的水印算法 | 第20-22页 |
| 2.2.3.1 空间域数字水印算法 | 第20-21页 |
| 2.2.3.2 变换域数字水印算法 | 第21-22页 |
| 2.2.3.3 压缩域数字水印算法 | 第22页 |
| 2.3 JPEG图像编码原理 | 第22-26页 |
| 2.4 PCIe总线技术概述 | 第26-30页 |
| 2.4.1 PCIe总线系统结构 | 第27-28页 |
| 2.4.2 PCIe协议层次 | 第28-30页 |
| 第三章 JPEG数字水印编码IP设计 | 第30-42页 |
| 3.1 JPEG压缩域水印嵌入关键问题 | 第30-31页 |
| 3.1.1 水印嵌入时机分析 | 第30页 |
| 3.1.2 水印嵌入算法选择 | 第30-31页 |
| 3.2 JPEG数字水印编码器 | 第31-32页 |
| 3.3 水印编码控制模块 | 第32-33页 |
| 3.4 水印信息预处理模块 | 第33-37页 |
| 3.4.1 RGB彩色图像二值化处理 | 第33-34页 |
| 3.4.2 Arnold置乱变换 | 第34-37页 |
| 3.5 水印嵌入模块 | 第37-42页 |
| 3.5.1 改进LSB算法实现 | 第38-39页 |
| 3.5.2 水印的嵌入与提取 | 第39-42页 |
| 第四章 高速JPEG压缩域数字水印系统设计 | 第42-54页 |
| 4.1 高速DMA图像传输单元设计 | 第42-48页 |
| 4.1.1 双DMA缓冲传输方案设计 | 第43-45页 |
| 4.1.1.1 传统DMA传输工作原理 | 第43-44页 |
| 4.1.1.2 双DMA缓冲机制 | 第44-45页 |
| 4.1.2 DMA控制器设计 | 第45-46页 |
| 4.1.3 图像数据组包及解析 | 第46-48页 |
| 4.1.3.1 图片数据组包原理 | 第46-47页 |
| 4.1.3.2 图片数据包减负引擎(PPOE) | 第47-48页 |
| 4.2 编码系统控制单元设计 | 第48-50页 |
| 4.2.1 编码控制寄存器 | 第48-49页 |
| 4.2.2 控制命令解析 | 第49-50页 |
| 4.3 水印编码上位机设计 | 第50-54页 |
| 4.3.1 驱动程序设计 | 第50-51页 |
| 4.3.2 应用程序设计 | 第51-54页 |
| 第五章 平台搭建及性能测试 | 第54-65页 |
| 5.1 系统软硬件测试平台搭建 | 第54-56页 |
| 5.1.1 硬件测试平台 | 第54-55页 |
| 5.1.2 软件测试平台 | 第55-56页 |
| 5.2 上位机功能测试 | 第56-59页 |
| 5.2.1 图像传输功能测试验证 | 第56-57页 |
| 5.2.2 图像传输性能测试验证 | 第57页 |
| 5.2.3 系统控制以及回显功能验证 | 第57-59页 |
| 5.3 水印算法性能测试分析 | 第59-65页 |
| 5.3.1 盲水印提取 | 第60页 |
| 5.3.2 水印鲁棒性测试 | 第60-65页 |
| 第六章 总结与展望 | 第65-67页 |
| 6.1 论文总结 | 第65页 |
| 6.2 工作展望 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 致谢 | 第71-72页 |
| 在学期间的研究成果及发表的学术论文 | 第72页 |
