| 摘要 | 第9-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 引言 | 第13-20页 |
| 1.1 步辐射加速器的产生和发展 | 第14-16页 |
| 1.2 上海同步辐射光源简介 | 第16-18页 |
| 1.3 本论文研究内容 | 第18-19页 |
| 参考文献 | 第19-20页 |
| 第二章 束流不稳定性分析及束团反馈系统调研 | 第20-43页 |
| 2.1 束流不稳定性 | 第21-23页 |
| 2.1.1 阻抗壁不稳定性 | 第21-22页 |
| 2.1.2 束腔不稳定性 | 第22-23页 |
| 2.2 存储电子束的横向运动[2] | 第23-27页 |
| 2.2.1 磁场全环均匀分布时横向运动方程的解 | 第25-26页 |
| 2.2.2 横向运动方程的普适解 | 第26-27页 |
| 2.3 横向振荡模式和频谱 | 第27-30页 |
| 2.3.1 束团模式 | 第27页 |
| 2.3.2 单束团频谱 | 第27-28页 |
| 2.3.3 多束团频谱 | 第28-30页 |
| 2.4 横向振荡工作点的测量 | 第30-32页 |
| 2.5 反馈系统阻尼原理 | 第32-33页 |
| 2.6 多束团横向反馈系统类型 | 第33-36页 |
| 2.6.1 逐模式反馈 | 第33-34页 |
| 2.6.2 逐束团反馈 | 第34-35页 |
| 2.6.3 模拟逐束团反馈 | 第35页 |
| 2.6.4 数字逐束团反馈 | 第35-36页 |
| 2.7 横向反馈系统的调研 | 第36-41页 |
| 2.7.1 SPring-8逐束团横向反馈处理器 | 第37-38页 |
| 2.7.2 iGp12-45F逐束团横向反馈处理器 | 第38-39页 |
| 2.7.3 Libera Bunch-by-Bunch逐束团横向反馈处理器 | 第39-41页 |
| 参考文献 | 第41-43页 |
| 第三章 逐束团横向反馈数字信号处理电子学方案设计 | 第43-67页 |
| 3.1 逐束团横向反馈系统总体结构 | 第44页 |
| 3.2 束团位置探测器BPM | 第44-45页 |
| 3.3 前端射频信号调理方案 | 第45-49页 |
| 3.3.1 混频下变频方案 | 第45-47页 |
| 3.3.2 方波检波方案 | 第47-48页 |
| 3.3.3 直接采样方案 | 第48-49页 |
| 3.4 SSRF前端调理仿真 | 第49-52页 |
| 3.5 输入信号特点及系统期望指标 | 第52-53页 |
| 3.6 逐束团横向反馈数字信号处理电子学总体设计方案 | 第53-54页 |
| 3.7 时钟模块设计方案 | 第54-59页 |
| 3.7.1 锁相环工作原理与电路 | 第54-55页 |
| 3.7.2 锁相环频率合成器与性能指标 | 第55-56页 |
| 3.7.3 可调延时设计方案 | 第56-59页 |
| 3.8 基于数字滤波器设计方案 | 第59-64页 |
| 3.8.1 频域法设计滤波器 | 第59-60页 |
| 3.8.2 时域最小二乘法设计滤波器 | 第60-64页 |
| 3.9 调试软件设计 | 第64-66页 |
| 参考文献 | 第66-67页 |
| 第四章 系统硬件电路设计与实现 | 第67-89页 |
| 4.1 系统硬件架构 | 第68-69页 |
| 4.2 A/D转换电路设计 | 第69-76页 |
| 4.2.1 A/D转换器 | 第69-70页 |
| 4.2.2 A/D转换器前端耦合电路设计 | 第70-76页 |
| 4.2.2.1 放大器耦合电路设计 | 第71-73页 |
| 4.2.2.2 变压器耦合电路设计 | 第73-76页 |
| 4.3 D/A转换电路设计 | 第76-78页 |
| 4.3.1 D/A转换器 | 第76-77页 |
| 4.3.2 D/A转换器耦合电路设计 | 第77-78页 |
| 4.4 时钟电路设计 | 第78-83页 |
| 4.5 数字信号处理电路设计 | 第83-86页 |
| 4.5.1 FPGA硬件电路实现 | 第83-84页 |
| 4.5.2 数据存储与传输电路设计 | 第84-86页 |
| 4.5.2.1 SDRAM时序驱动 | 第85页 |
| 4.5.2.2 SDRAM驱动电路设计 | 第85-86页 |
| 4.5.2.3 基于PXI总线的数据传输电路设计 | 第86页 |
| 4.6 信号完整性的考虑与PCB布线 | 第86-88页 |
| 参考文献 | 第88-89页 |
| 第五章 数字信号处理与传输逻辑的设计 | 第89-105页 |
| 5.1 数字信号处理 | 第90-100页 |
| 5.1.1 数据分组算法实现与逻辑仿真 | 第91-93页 |
| 5.1.2 FIR滤波算法实现与逻辑仿真 | 第93-98页 |
| 5.1.3 幅度调整算法实现与逻辑仿真 | 第98-100页 |
| 5.2 传输接口逻辑的设计 | 第100-104页 |
| 5.2.1 基于DDR3 SDRAM数据存储逻辑结构与逻辑仿真 | 第100-102页 |
| 5.2.2 基于PXI总线的数据传输 | 第102-104页 |
| 参考文献 | 第104-105页 |
| 第六章 电子学系统测试 | 第105-126页 |
| 6.1 系统测试目标 | 第106页 |
| 6.2 实验室测试方法和平台构建 | 第106-110页 |
| 6.2.1 测试方法 | 第106-107页 |
| 6.2.2 测试平台构建 | 第107-110页 |
| 6.3 系统实验室测试 | 第110-122页 |
| 6.3.1 时钟系统测试 | 第110-111页 |
| 6.3.1.1 时钟性能测试 | 第110页 |
| 6.3.1.2 精确可调延时电路测试 | 第110-111页 |
| 6.3.2 A/D转换电路测试 | 第111-115页 |
| 6.3.2.1 A/D转换电路幅频特性测试 | 第112页 |
| 6.3.2.2 A/D转换电路有效位测试 | 第112-115页 |
| 6.3.3 D/A转换电路性能测试 | 第115-117页 |
| 6.3.3.1 D/A转换电路DNL与INL参数测试 | 第116-117页 |
| 6.3.3.2 D/A转换电路输出上升时间测试 | 第117页 |
| 6.3.4 电子学系统联合测试 | 第117-122页 |
| 6.3.4.1 原信号输出测试 | 第117-118页 |
| 6.3.4.2 数据截取效果测试 | 第118页 |
| 6.3.4.3 电子学S参数测试 | 第118-119页 |
| 6.3.4.4 电子学频谱特性测试 | 第119-122页 |
| 6.4 系统加速器测试 | 第122-125页 |
| 6.4.1 A/D采样与束团对齐测试 | 第122页 |
| 6.4.2 输出反馈与束团对齐测试 | 第122-123页 |
| 6.4.3 横向反馈系统闭环测试 | 第123-125页 |
| 参考文献 | 第125-126页 |
| 第七章 总结与展望 | 第126-129页 |
| 7.1 总结 | 第127-128页 |
| 7.2 展望 | 第128-129页 |
| 攻读学位期间发表的学术论文 | 第129-131页 |
| 附录硬件电路模块实物图 | 第131-133页 |
| 致谢 | 第133页 |
