基于复合域的高阶掩码研究及其VLSI硬件实现
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第10-17页 |
| 1.1 课题背景及研究的目的和意义 | 第10-12页 |
| 1.2 国内外研究现状综述 | 第12-14页 |
| 1.3 问题分析 | 第14-15页 |
| 1.4 本论文的主要研究内容 | 第15-17页 |
| 第2章 功耗攻击原理及平台介绍 | 第17-22页 |
| 2.1 引言 | 第17页 |
| 2.2 功耗模型 | 第17-18页 |
| 2.3 功耗攻击方法 | 第18-20页 |
| 2.3.1 简单功耗攻击 | 第18页 |
| 2.3.2 差分功耗攻击 | 第18-19页 |
| 2.3.3 高阶差分功耗攻击 | 第19-20页 |
| 2.4 功耗攻击实验平台搭建 | 第20-21页 |
| 2.5 本章小结 | 第21-22页 |
| 第3章 通用低熵高阶掩码S盒的设计与实现 | 第22-39页 |
| 3.1 引言 | 第22-23页 |
| 3.2 复合域掩码S盒的设计 | 第23-25页 |
| 3.2.1 基于复合域实现掩码S盒的结构设计 | 第23-24页 |
| 3.2.2 复合域GF(2~4)的掩码求逆 | 第24-25页 |
| 3.3 通用低熵高阶掩码S盒的设计与实现 | 第25-28页 |
| 3.3.1 通用低熵掩码S盒 | 第25-26页 |
| 3.3.2 通用低熵高阶掩码S盒算法 | 第26-27页 |
| 3.3.3 通用低熵高阶掩码S盒硬件实现 | 第27-28页 |
| 3.4 功能验证与综合结果 | 第28-35页 |
| 3.4.1 功能验证 | 第28-31页 |
| 3.4.2 掩码复杂度比较 | 第31-32页 |
| 3.4.3 综合结果 | 第32-35页 |
| 3.5 安全性分析 | 第35-37页 |
| 3.5.1 安全性理论分析 | 第35-36页 |
| 3.5.2 实验与验证 | 第36-37页 |
| 3.6 本章小结 | 第37-39页 |
| 第4章 AES低熵高阶掩码的设计与实现 | 第39-57页 |
| 4.1 引言 | 第39页 |
| 4.2 总体架构设计 | 第39-43页 |
| 4.2.1 AES算法 | 第39-42页 |
| 4.2.2 掩码AES设计 | 第42-43页 |
| 4.3 分模块设计 | 第43-48页 |
| 4.3.1 非线性模块掩码设计 | 第44-45页 |
| 4.3.2 线性模块掩码设计 | 第45-46页 |
| 4.3.3 掩码修正模块设计 | 第46-47页 |
| 4.3.4 AES高阶掩码硬件实现 | 第47-48页 |
| 4.4 功能验证与硬件结果对比分析 | 第48-54页 |
| 4.4.1 功能验证 | 第49-51页 |
| 4.4.2 与现有方案对比 | 第51-52页 |
| 4.4.3 硬件综合结果 | 第52-54页 |
| 4.5 安全性分析 | 第54-56页 |
| 4.5.1 安全性理论分析 | 第54-55页 |
| 4.5.2 实验与验证 | 第55-56页 |
| 4.6 本章小结 | 第56-57页 |
| 结论 | 第57-59页 |
| 参考文献 | 第59-63页 |
| 攻读硕士学位期间所发表的学术论文 | 第63页 |
| 申请的专利 | 第63-64页 |
| 致谢 | 第64页 |
