基于FPGA的UDP协议硬件结构设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第11-21页 |
| 1.1 研究背景及意义 | 第11-14页 |
| 1.1.1 研究背景 | 第11-13页 |
| 1.1.2 研究意义 | 第13-14页 |
| 1.2 国内外研究现状 | 第14-20页 |
| 1.2.1 国内研究现状 | 第14-17页 |
| 1.2.2 国外研究现状 | 第17-20页 |
| 1.3 论文组织结构 | 第20-21页 |
| 第2章 相关知识介绍 | 第21-33页 |
| 2.1 TCP/IP体系结构 | 第21页 |
| 2.2 以太网的帧格式 | 第21-22页 |
| 2.3 CRC校验 | 第22-24页 |
| 2.4 地址解析协议ARP | 第24-26页 |
| 2.5 网际协议IP | 第26-31页 |
| 2.6 用户数据报协议UDP | 第31-32页 |
| 2.7 本章小结 | 第32-33页 |
| 第3章 总体设计 | 第33-37页 |
| 3.1 功能分析 | 第33-34页 |
| 3.2 总体结构 | 第34-35页 |
| 3.3 性能要求 | 第35-36页 |
| 3.4 本章小结 | 第36-37页 |
| 第4章 详细设计与实现 | 第37-73页 |
| 4.1 UDP数据报发送模块 | 第37-40页 |
| 4.1.1 模块介绍 | 第37-38页 |
| 4.1.2 功能描述 | 第38-39页 |
| 4.1.3 时序仿真 | 第39-40页 |
| 4.2 IP数据报发送模块 | 第40-43页 |
| 4.2.1 模块介绍 | 第40页 |
| 4.2.2 功能描述 | 第40-42页 |
| 4.2.3 时序仿真 | 第42-43页 |
| 4.3 ARP帧发送模块 | 第43-47页 |
| 4.3.1 模块介绍 | 第43-44页 |
| 4.3.2 功能描述 | 第44-45页 |
| 4.3.3 时序仿真 | 第45-47页 |
| 4.4 ARP高速缓存模块 | 第47-50页 |
| 4.4.1 模块介绍 | 第47-48页 |
| 4.4.2 功能描述 | 第48-49页 |
| 4.4.3 时序仿真 | 第49-50页 |
| 4.5 发送判决模块 | 第50-56页 |
| 4.5.1 模块介绍 | 第50-52页 |
| 4.5.2 功能描述 | 第52-53页 |
| 4.5.3 时序仿真 | 第53-56页 |
| 4.6 接收判决模块 | 第56-58页 |
| 4.6.1 模块介绍 | 第56-57页 |
| 4.6.2 功能描述 | 第57页 |
| 4.6.3 时序仿真 | 第57-58页 |
| 4.7 ARP帧接收模块 | 第58-61页 |
| 4.7.1 模块介绍 | 第58-59页 |
| 4.7.2 功能描述 | 第59-60页 |
| 4.7.3 时序仿真 | 第60-61页 |
| 4.8 IP数据报接收模块 | 第61-63页 |
| 4.8.1 模块介绍 | 第61-62页 |
| 4.8.2 功能描述 | 第62-63页 |
| 4.8.3 时序仿真 | 第63页 |
| 4.9 UDP数据报接收模块 | 第63-65页 |
| 4.9.1 模块介绍 | 第63-64页 |
| 4.9.2 功能描述 | 第64-65页 |
| 4.9.3 时序仿真 | 第65页 |
| 4.10 以太帧发送模块 | 第65-69页 |
| 4.10.1 模块介绍 | 第65-66页 |
| 4.10.2 功能描述 | 第66-68页 |
| 4.10.3 时序仿真 | 第68-69页 |
| 4.11 以太帧接收模块 | 第69-71页 |
| 4.11.1 模块介绍 | 第69页 |
| 4.11.2 功能描述 | 第69-70页 |
| 4.11.3 时序仿真 | 第70-71页 |
| 4.12 本章小结 | 第71-73页 |
| 第5章 总体验证 | 第73-77页 |
| 5.1 性能分析 | 第73-74页 |
| 5.1.1 运行环境 | 第73页 |
| 5.1.2 总体结构性能 | 第73-74页 |
| 5.2 总体结构测试与分析 | 第74-76页 |
| 5.3 本章小结 | 第76-77页 |
| 第6章 总结与展望 | 第77-79页 |
| 6.1 本课题的研究成果 | 第77-78页 |
| 6.2 存在问题与展望 | 第78-79页 |
| 参考文献 | 第79-83页 |
| 致谢 | 第83页 |
