| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 第一章 绪论 | 第8-13页 |
| 1.1 课题研究背景和意义 | 第8-9页 |
| 1.2 国内外发展现状及发展趋势 | 第9-11页 |
| 1.3 本文的课题任务与章节安排 | 第11-13页 |
| 第二章 系统方案分析与设计 | 第13-22页 |
| 2.1 系统需求分析 | 第13-15页 |
| 2.1.1 全数字解调平台需求分析 | 第13-14页 |
| 2.1.2 软件无线电解调平台需求分析 | 第14-15页 |
| 2.2 整体方案设计 | 第15-21页 |
| 2.2.1 全数字解调平台方案设计 | 第15-18页 |
| 2.2.2 软件无线电解调的硬件平台方案 | 第18-21页 |
| 2.3 矢量解调模块系统方案 | 第21页 |
| 2.4 本章小结 | 第21-22页 |
| 第三章 全数字解调平台的硬件设计 | 第22-44页 |
| 3.1 高精度ADC配置电路设计 | 第22-27页 |
| 3.1.1 输入中频电路设计 | 第22-23页 |
| 3.1.2 双时钟电路系统设计 | 第23-26页 |
| 3.1.3 采样电路及传输电路设计 | 第26-27页 |
| 3.2 矢量中频信号处理控制单元设计 | 第27-31页 |
| 3.2.1 采样电路的高速数据接口设计 | 第27-28页 |
| 3.2.2 数据解调处理芯片间高速接口设计 | 第28-29页 |
| 3.2.3 FPGA选型及解调模块逻辑资源分配 | 第29-31页 |
| 3.3 基于PCIEDMA模式的解调输出设计 | 第31-39页 |
| 3.3.1 PCIExpress协议分析 | 第32-34页 |
| 3.3.2 PCIExpress接口电路设计 | 第34-35页 |
| 3.3.3 PCIExpress的DMA传输方式设计 | 第35-39页 |
| 3.4 其他电路设计 | 第39-43页 |
| 3.4.1 电源分析及设计 | 第39-42页 |
| 3.4.2 FPGA快速配置设计 | 第42页 |
| 3.4.3 控制参数配置方法设计 | 第42-43页 |
| 3.5 本章小结 | 第43-44页 |
| 第四章 软件无线电解调平台的硬件设计 | 第44-65页 |
| 4.1 模拟中频采集单元设计 | 第44-49页 |
| 4.1.1 低噪声抗混叠滤波器设计 | 第44-46页 |
| 4.1.2 采样时钟电路设计 | 第46-48页 |
| 4.1.3 采样电路及传输电路设计 | 第48-49页 |
| 4.2 数字中频预处理单元设计 | 第49-57页 |
| 4.2.1 FPGA逻辑资源分配 | 第49-51页 |
| 4.2.2 数字信号接收逻辑设计 | 第51-53页 |
| 4.2.3 时域匹配滤波器设计 | 第53-54页 |
| 4.2.4 I/Q数据外存储结构设计 | 第54-57页 |
| 4.3 I/Q数据传输电路设计 | 第57-64页 |
| 4.3.1 光纤通道协议结构 | 第57-59页 |
| 4.3.2 SFP+光模块接口设计 | 第59-61页 |
| 4.3.3 发送与接收逻辑设计 | 第61-64页 |
| 4.4 本章小结 | 第64-65页 |
| 第五章 硬件测试结果与验证 | 第65-79页 |
| 5.1 高速采集功能测试 | 第65-70页 |
| 5.2 高速传输接口性能测试 | 第70-74页 |
| 5.2.1 全数字解调平台片间接口性能测试 | 第70页 |
| 5.2.2 DDR3存储及符号捕获长度指标测试 | 第70-72页 |
| 5.2.3 PCIExpress总线接口性能测试 | 第72-73页 |
| 5.2.4 光纤传输通道性能测试 | 第73-74页 |
| 5.3 解调功能的控制单元测试 | 第74-75页 |
| 5.4 多种制式解调结果测试 | 第75-77页 |
| 5.5 本章小结 | 第77-79页 |
| 第六章 总结与展望 | 第79-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-83页 |
| 附录 | 第83-84页 |