摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
缩略语表 | 第14-16页 |
第一章 绪论 | 第16-23页 |
1.1 研究工作的背景与意义 | 第16-17页 |
1.2 国内外研究历史与现状 | 第17-21页 |
1.3 本文主要工作和组织框架 | 第21-23页 |
第二章 60GHz信道传播特性与多通道时间交叉ADC | 第23-41页 |
2.1 无线信道概述 | 第23-26页 |
2.1.1 大尺度衰落特性 | 第23-24页 |
2.1.2 小尺度衰落特性 | 第24-26页 |
2.2 IEEE802.11ad物理层帧结构 | 第26-27页 |
2.3 格雷序列对的研究 | 第27-34页 |
2.3.1 格雷序列对的定义和生成 | 第28-32页 |
2.3.2 格雷序列对的相关器设计 | 第32-34页 |
2.4 多通道时间交叉ADC | 第34-39页 |
2.4.1 多通道时间交叉ADC原理 | 第34-36页 |
2.4.2 多通道时间交叉ADC失配模型 | 第36-39页 |
2.4.3 三种失配综合分析 | 第39页 |
2.5 小结 | 第39-41页 |
第三章 60GHz接收基带研究与设计 | 第41-71页 |
3.1 引言 | 第41页 |
3.2 数据分组与解 π/2 旋转 | 第41-44页 |
3.3 帧检测与符号定时同步 | 第44-46页 |
3.4 载波频偏同步 | 第46-52页 |
3.4.1 粗频偏估计 | 第47-50页 |
3.4.2 细频偏估计 | 第50-52页 |
3.5 信道估计 | 第52-56页 |
3.5.1 信噪比估计 | 第55-56页 |
3.6 采样定时同步 | 第56-65页 |
3.6.1 一倍采样分析 | 第56-58页 |
3.6.2 多倍采样分析 | 第58-59页 |
3.6.3 采样定时误差提取 | 第59-63页 |
3.6.4 采样定时补偿 | 第63-65页 |
3.7 均衡 | 第65-70页 |
3.8 小结 | 第70-71页 |
第四章 ADC接口与并行GOLAY相关器设计 | 第71-90页 |
4.1 引言 | 第71-72页 |
4.2 高速ADC接.设计与测试 | 第72-84页 |
4.2.1 多通道ADC校正 | 第72-74页 |
4.2.2 高速ADC与FPGA接口设计 | 第74-77页 |
4.2.3 高速ADC测试 | 第77-81页 |
4.2.4 I/Q两路ADC同步 | 第81-84页 |
4.3 高速并行格雷序列相关器设计 | 第84-87页 |
4.4 并行NCO设计 | 第87-88页 |
4.5 小结 | 第88-90页 |
第五章 全文总结与展望 | 第90-92页 |
5.1 全文总结 | 第90-91页 |
5.2 后续工作展望 | 第91-92页 |
致谢 | 第92-93页 |
参考文献 | 第93-96页 |
攻读硕士学位期间参加的科研项目及取得的成果 | 第96-97页 |