| 摘要 | 第6-8页 |
| Abstract | 第8-9页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景和研究意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.3 本文工作及篇章安排 | 第13-14页 |
| 第二章 软错误机理及容错方法 | 第14-29页 |
| 2.1 软错误产生机理 | 第14页 |
| 2.2 基于SRAM的FPGA容错技术 | 第14-19页 |
| 2.2.1 基于制造工艺的技术 | 第15页 |
| 2.2.2 三模冗余TMR技术 | 第15-17页 |
| 2.2.3 ECC纠错技术 | 第17-19页 |
| 2.2.4 擦洗Scrubbing技术 | 第19页 |
| 2.3 FPGA产业界容错设计 | 第19-28页 |
| 2.3.1 Xilinx FPGA容错方法介绍 | 第19-23页 |
| 2.3.2 Altera FPGA容错方法介绍 | 第23-28页 |
| 2.4 本章小结 | 第28-29页 |
| 第三章 FPGA单粒子翻转评估技术 | 第29-35页 |
| 3.1 FPGA可靠性评估指标 | 第29-30页 |
| 3.2 FPGA可靠性评估方法 | 第30-34页 |
| 3.2.1 现场辐射实验 | 第30-31页 |
| 3.2.2 模型分析方法 | 第31-32页 |
| 3.2.3 故障注入方法 | 第32-34页 |
| 3.3 本章小结 | 第34-35页 |
| 第四章 基于OR1200的TMR容错设计及测试平台 | 第35-50页 |
| 4.1 OR1200处理器介绍 | 第35-36页 |
| 4.2 OR1200处理器结构 | 第36-38页 |
| 4.2.1 处理器基本结构 | 第36-38页 |
| 4.3 针对Ctrl模块的TMR设计 | 第38-43页 |
| 4.3.1 OR1200处理器源代码分析 | 第38-41页 |
| 4.3.2 针对Ctrl模块TMR设计 | 第41-43页 |
| 4.4 基于软件仿真的SEU注入测试 | 第43-49页 |
| 4.4.1 SEU注入测试原理 | 第43-45页 |
| 4.4.2 SEU注入测试方案 | 第45-47页 |
| 4.4.3 SEU注入测试结果 | 第47-49页 |
| 4.5 本章小结 | 第49-50页 |
| 第五章 基于FPGA的SEU测试平台 | 第50-68页 |
| 5.1 DPR实现原理 | 第50页 |
| 5.2 SEU注入工具开发 | 第50-54页 |
| 5.3 测试平台的搭建 | 第54-55页 |
| 5.4 基于FPGA的SEU可靠性测试 | 第55-60页 |
| 5.4.1 ALU设计介绍 | 第55-56页 |
| 5.4.2 错误传播时间 | 第56-57页 |
| 5.4.3 硬件测试平台搭建 | 第57-58页 |
| 5.4.4 测试结果及分析 | 第58-60页 |
| 5.5 基于Cisco CMTS系统的FPGA容错设计及测试平台 | 第60-67页 |
| 5.5.1 Cisco CMTS系统 | 第60-61页 |
| 5.5.2 Cobalt 4 FPGA容错设计 | 第61-63页 |
| 5.5.3 Titan FPGA容错设计 | 第63-66页 |
| 5.5.4 基于CMTS测试平台搭建 | 第66-67页 |
| 5.6 本章小结 | 第67-68页 |
| 第六章 总结与展望 | 第68-70页 |
| 6.1 本文工作总结 | 第68-69页 |
| 6.2 未来展望 | 第69-70页 |
| 参考文献 | 第70-73页 |
| 致谢 | 第73-74页 |
| 附录CMTS 系统介绍 | 第74-80页 |
| 附录1 .1 CMTS系统术语概念 | 第74-76页 |
| 附录1.2 CMTS功能 | 第76页 |
| 附录1.3 CMTS工作原理 | 第76-77页 |
| 附录1.4 CMTS启动过程 | 第77-80页 |