| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-12页 |
| ·LTE技术特征及发展趋势 | 第9-10页 |
| ·选题背景及意义 | 第10页 |
| ·本人的主要工作 | 第10-11页 |
| ·论文的结构和内容 | 第11-12页 |
| 第二章 基带板整体架构 | 第12-14页 |
| ·主要芯片及其功能 | 第12-13页 |
| ·芯片间的接口互连 | 第13-14页 |
| 第三章 高性能多核心DSP TMS320C6474 | 第14-21页 |
| ·TMS320C6474概述 | 第14-16页 |
| ·TMS320C6474中的PLL控制器 | 第16-18页 |
| ·PLL1控制器 | 第16-17页 |
| ·PLL2控制器 | 第17-18页 |
| ·TMS320C6474中的DDR2控制器 | 第18-20页 |
| ·DDR2控制器 | 第18-19页 |
| ·DDR2控制器的初始化 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第四章 AIF接口模块的设计与实现 | 第21-56页 |
| ·接口需求分析 | 第21-22页 |
| ·EDMA3模块详细设计 | 第22-31页 |
| ·EDMA3概述 | 第22-23页 |
| ·通道控制器EDMA3CC | 第23-27页 |
| ·对AIF数据存储空间的分析 | 第27-30页 |
| ·用于AIF模块的EDMA3的设计及实现 | 第30-31页 |
| ·AIF模块详细设计 | 第31-44页 |
| ·AIF概述 | 第31页 |
| ·OBSAI RP3协议分析 | 第31-34页 |
| ·主要功能模块 | 第34-36页 |
| ·AIF模块的设计与实现 | 第36-44页 |
| ·FSYNC模块详细设计 | 第44-52页 |
| ·FSYNC概述 | 第44页 |
| ·FSYNC的结构 | 第44-45页 |
| ·事件的生成 | 第45-48页 |
| ·用于AIF模块的FSYNC的设计及实现 | 第48-51页 |
| ·帧重同步操作的设计及实现 | 第51-52页 |
| ·AIF接口的测试 | 第52-55页 |
| ·本章小结 | 第55-56页 |
| 第五章 基带板动态配置启动的设计与实现 | 第56-69页 |
| ·启动方式需求分析 | 第56-57页 |
| ·EMAC模块 | 第57-58页 |
| ·以太网数据结构 | 第58-60页 |
| ·以太网帧格式 | 第58-59页 |
| ·EMAC boot table帧格式 | 第59-60页 |
| ·基于I2C的EMAC启动的实现 | 第60-68页 |
| ·发送数据准备 | 第64页 |
| ·基于I2C的EMAC启动 | 第64-65页 |
| ·三核动态配置启动 | 第65-68页 |
| ·本章小结 | 第68-69页 |
| 第六章 总结与展望 | 第69-70页 |
| ·经验总结 | 第69页 |
| ·展望 | 第69-70页 |
| 参考文献 | 第70-71页 |
| 致谢 | 第71-72页 |
| 攻读硕士研究生期间发表论文 | 第72页 |