基于PowerPC的高速传输技术研究
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 论文研究背景及意义 | 第16页 |
| 1.2 高速传输技术发展现状 | 第16-18页 |
| 1.3 本文主要工作以及内容安排 | 第18-20页 |
| 第二章 Power PC支持的高速传输总线协议 | 第20-30页 |
| 2.1 Power PC支持的高速总线协议 | 第20-22页 |
| 2.2 PCIE总线协议 | 第22-24页 |
| 2.2.1 PCIE总线协议的层次结构 | 第22-23页 |
| 2.2.2 PCIE总线协议的序 | 第23-24页 |
| 2.3 Rapid IO总线协议 | 第24-28页 |
| 2.3.1 Rapid IO总线协议的层次结构 | 第24-27页 |
| 2.3.2 Rapid IO总线协议的包格式 | 第27-28页 |
| 2.4 本章小结 | 第28-30页 |
| 第三章 高速传输系统的搭建 | 第30-44页 |
| 3.1 系统总体方案 | 第30-33页 |
| 3.1.1 系统总体结构 | 第30-31页 |
| 3.1.2 Power PC的系统难点分析 | 第31-33页 |
| 3.2 高速传输系统硬件平台搭建 | 第33-38页 |
| 3.2.1 Power PC处理器选型 | 第33-34页 |
| 3.2.2 P2020E子系统模块接口 | 第34-35页 |
| 3.2.3 P2020E硬件系统设计 | 第35-37页 |
| 3.2.4 FPGA硬件系统设计 | 第37-38页 |
| 3.3 嵌入式Linux的软件平台搭建 | 第38-43页 |
| 3.3.1 开发环境的搭建 | 第38-39页 |
| 3.3.2 U-Boot的移植 | 第39-40页 |
| 3.3.3 Linux内核的移植 | 第40-42页 |
| 3.3.4 根文件系统的构建 | 第42-43页 |
| 3.4 本章小结 | 第43-44页 |
| 第四章 PCIE设备驱动分析与优化实现 | 第44-64页 |
| 4.1 P2020E中的PCIE接口 | 第44-48页 |
| 4.1.1 PCIE总线协议控制器特性 | 第44-46页 |
| 4.1.2 PCIE总线设备的配置空间 | 第46-48页 |
| 4.2 PCIE设备驱动分析 | 第48-50页 |
| 4.2.1 PCIE总线中DMA传输分析 | 第48-49页 |
| 4.2.2 中断与I/O处理分析 | 第49-50页 |
| 4.3 PCIE设备驱动优化 | 第50-55页 |
| 4.3.1 PCIE总线中DMA传输优化 | 第50-53页 |
| 4.3.2 中断与I/O处理优化 | 第53-55页 |
| 4.4 PCIE设备驱动实现 | 第55-59页 |
| 4.5 PCIE设备驱动性能测试 | 第59-62页 |
| 4.6 本章小结 | 第62-64页 |
| 第五章 Rapid IO设备驱动分析与优化实现 | 第64-80页 |
| 5.1 P2020E中串行Rapid IO接口 | 第64-66页 |
| 5.1.1 串行Rapid IO接口控制器特性 | 第64-65页 |
| 5.1.2 串行Rapid IO接口的配置操作 | 第65-66页 |
| 5.2 Rapid IO设备驱动分析 | 第66-68页 |
| 5.2.1 Rapid IO总线中DMA传输分析 | 第66-67页 |
| 5.2.2 全局共享内存分析 | 第67-68页 |
| 5.3 Rapid IO设备驱动优化 | 第68-72页 |
| 5.3.1 Rapid IO总线中DMA传输优化 | 第68-70页 |
| 5.3.2 全局共享内存优化 | 第70-72页 |
| 5.4 Rapid IO设备驱动实现 | 第72-75页 |
| 5.5 Rapid IO设备驱动程序测试 | 第75-79页 |
| 5.6 本章小结 | 第79-80页 |
| 第六章 总结与展望 | 第80-82页 |
| 参考文献 | 第82-84页 |
| 致谢 | 第84-86页 |
| 作者简介 | 第86-87页 |
