面向线路时延的可逆逻辑设计及其应用研究
| 摘要 | 第6-8页 |
| Abstract | 第8-9页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 课题来源 | 第10页 |
| 1.2 课题背景与意义 | 第10-12页 |
| 1.3 国内外研究概况 | 第12-14页 |
| 1.4 本文的结构 | 第14-16页 |
| 第二章 可逆门与可逆网络及其时延分析 | 第16-29页 |
| 2.1 可逆逻辑 | 第16-17页 |
| 2.2 可逆逻辑中的基本概念 | 第17-21页 |
| 2.3 可逆门及其时延分析 | 第21-27页 |
| 2.3.1 NOT门 | 第21-22页 |
| 2.3.2 V控制门和V~+控制门 | 第22-23页 |
| 2.3.3 CNOT门(Feynman门) | 第23页 |
| 2.3.4 Toffoli门 | 第23-24页 |
| 2.3.5 Fredkin门 | 第24-25页 |
| 2.3.6 Peres门 | 第25-26页 |
| 2.3.7 PNC门 | 第26-27页 |
| 2.4 可逆网络的时延分析 | 第27-28页 |
| 2.5 本章小结 | 第28-29页 |
| 第三章 可逆网络时延的度量算法 | 第29-36页 |
| 3.1 可逆逻辑综合方法 | 第29页 |
| 3.2 可逆网络的时延估算算法 | 第29-33页 |
| 3.3 实验结果及分析 | 第33-35页 |
| 3.4 本章小结 | 第35-36页 |
| 第四章 基于规则的可逆网络时延优化算法 | 第36-55页 |
| 4.1 可逆网络时延优化规则 | 第36-47页 |
| 4.1.1 PNC门的移动规则 | 第36-38页 |
| 4.1.2 PNC门的化简规则 | 第38-40页 |
| 4.1.3 可逆网络时延优化规则 | 第40-46页 |
| 4.1.4 Toffoli门移动规则 | 第46-47页 |
| 4.2 基于规则的可逆网络优化算法 | 第47-49页 |
| 4.3 实例验证及结果分析 | 第49-54页 |
| 4.3.1 实例 | 第49-53页 |
| 4.3.2 实验结果及分析 | 第53-54页 |
| 4.4 本章小结 | 第54-55页 |
| 第五章 面向时延的可逆BCD码十进制计数器 | 第55-69页 |
| 5.1 构造基础可逆逻辑单元 | 第55-62页 |
| 5.1.1 可逆的D触发器 | 第55-57页 |
| 5.1.2 可逆JK触发器 | 第57-59页 |
| 5.1.3 New门(NG门) | 第59-60页 |
| 5.1.4 F3门 | 第60-61页 |
| 5.1.5 F5门 | 第61-62页 |
| 5.2 可逆BCD码同步十进制加计数器 | 第62-65页 |
| 5.3 可逆BCD码异步十进制加计数器 | 第65-67页 |
| 5.4 时延及量子代价分析 | 第67页 |
| 5.5 本章小结 | 第67-69页 |
| 第六章 结论与展望 | 第69-71页 |
| 6.1 结论 | 第69页 |
| 6.2 展望 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 英文缩写词表 | 第75-76页 |
| 作者在攻读硕士学位期间公开发表的论文及参加的项目 | 第76-77页 |
| A：在国内外刊物上发表的论文 | 第76页 |
| B：申请的发明专利 | 第76页 |
| C：参加的项目 | 第76-77页 |
| 致谢 | 第77页 |
