| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-11页 |
| 1.1 研究背景 | 第8页 |
| 1.2 频率合成器的发展历史及现状 | 第8-10页 |
| 1.3 本文的研究意义及主要工作 | 第10-11页 |
| 2 频率合成器的基本理论 | 第11-28页 |
| 2.1 频率合成器主要性能指标 | 第11-12页 |
| 2.2 直接数字式频率合成器 | 第12-16页 |
| 2.3 锁相环的基本原理 | 第16-24页 |
| 2.4 相位噪声理论分析 | 第24-27页 |
| 2.5 杂散抑制分析 | 第27页 |
| 2.6 本章小结 | 第27-28页 |
| 3 低相噪频率合成器的设计 | 第28-49页 |
| 3.1 设计指标 | 第28页 |
| 3.2 方案的讨论及其验证 | 第28-36页 |
| 3.3 方案的设计 | 第36-48页 |
| 3.4 本章小结 | 第48-49页 |
| 4 频率合成器的调试及测试 | 第49-63页 |
| 4.1 系统调试 | 第49-50页 |
| 4.2 倍频板的调试 | 第50-54页 |
| 4.3 DDS部分的调试 | 第54-56页 |
| 4.4 锁相环部分的调试 | 第56-62页 |
| 4.5 本章小结 | 第62-63页 |
| 5 总结和展望 | 第63-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-69页 |
| 附录 攻读硕士学位期间发表的论文专利情况 | 第69页 |