摘要 | 第5-6页 |
ABSTRACT | 第6页 |
符号对照表 | 第11-12页 |
缩略语对照表 | 第12-16页 |
第一章 绪论 | 第16-20页 |
1.1 课题研究背景 | 第16页 |
1.2 半导体存储介绍 | 第16-18页 |
1.3 课题研究目的和意义 | 第18-19页 |
1.4 课题研究内容和结构 | 第19-20页 |
第二章 NAND Flash存储芯片结构分析及时序分析 | 第20-36页 |
2.1 NAND Flash工作原理 | 第20-21页 |
2.2 NAND Flash组成结构 | 第21-22页 |
2.3 NAND Flash接口信号 | 第22-23页 |
2.4 NAND Flash基本操作时序分析 | 第23-27页 |
2.4.1 命令锁存操作 | 第25-26页 |
2.4.2 地址锁存操作 | 第26-27页 |
2.5 NAND Flash命令操作时序分析 | 第27-34页 |
2.5.1 页编程操作 | 第27-29页 |
2.5.2 读操作 | 第29-30页 |
2.5.3 读ID操作 | 第30-31页 |
2.5.4 两片同时操作 | 第31-33页 |
2.5.5 交错操作 | 第33-34页 |
2.5.6 回写操作 | 第34页 |
2.6 本章小结 | 第34-36页 |
第三章 NAND Flash控制器的设计 | 第36-56页 |
3.1 系统需求分析与方案制定 | 第36-39页 |
3.1.1 系统方案制定 | 第36页 |
3.1.2 系统总体框架 | 第36-39页 |
3.2 数据缓存模块 | 第39-41页 |
3.2.1 缓存模块设计方案 | 第39-40页 |
3.2.2 缓存模块设计实现 | 第40-41页 |
3.2.3 缓存模块与NAND Flash的数据接口 | 第41页 |
3.3 命令控制模块 | 第41-48页 |
3.3.1 总体设计 | 第42-43页 |
3.3.2 擦除操作 | 第43-44页 |
3.3.3 页编程操作 | 第44-45页 |
3.3.4 读操作 | 第45-46页 |
3.3.5 复位操作和读ID操作 | 第46-48页 |
3.4 时序控制模块 | 第48-51页 |
3.4.1 时序控制模块整体设计 | 第48-49页 |
3.4.2 时序控制模块具体设计 | 第49-51页 |
3.5 读写内部计数模块 | 第51页 |
3.6 数据校验模块 | 第51-55页 |
3.6.1 校验码实现方案 | 第51-52页 |
3.6.2 ECC编码方式 | 第52-53页 |
3.6.3 ECC生成模块设计 | 第53-54页 |
3.6.4 ECC校验模块设计 | 第54-55页 |
3.7 本章小结 | 第55-56页 |
第四章 NAND Flash的坏块检测与处理 | 第56-64页 |
4.1 坏块成因 | 第56-57页 |
4.1.1 出厂坏块 | 第56页 |
4.1.2 使用坏块 | 第56-57页 |
4.2 坏块检测 | 第57-60页 |
4.2.1 初始坏块检测 | 第57-58页 |
4.2.2 使用坏块检测 | 第58-60页 |
4.3 坏块处理 | 第60-63页 |
4.3.1 坏块屏蔽 | 第60-61页 |
4.3.2 坏块替换 | 第61-63页 |
4.4 本章小结 | 第63-64页 |
第五章 NAND Flash控制器功能验证 | 第64-76页 |
5.1 NAND Flash验证方法 | 第64-65页 |
5.2 仿真平台搭建 | 第65-69页 |
5.2.1 命令信号的生成 | 第65-67页 |
5.2.2 数据信号的生成 | 第67页 |
5.2.3 地址信号的生成 | 第67-69页 |
5.3 仿真结果分析 | 第69-73页 |
5.3.1 复位功能验证 | 第69-70页 |
5.3.2 读ID功能验证 | 第70页 |
5.3.3 擦除功能验证 | 第70-71页 |
5.3.4 编程功能验证 | 第71页 |
5.3.5 读功能验证 | 第71-72页 |
5.3.6 ECC功能验证 | 第72-73页 |
5.4 NAND Flash控制器板级验证 | 第73-75页 |
5.5 本章小结 | 第75-76页 |
第六章 总结与展望 | 第76-78页 |
参考文献 | 第78-80页 |
致谢 | 第80-82页 |
作者简介 | 第82-83页 |