数字阵列雷达扩展目标回波模拟技术研究与实现
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第8-13页 |
| 1.1 本文研究背景及意义 | 第8-9页 |
| 1.2 扩展目标雷达回波模拟系统的研究现状 | 第9-11页 |
| 1.2.1 雷达回波模拟系统研究现状 | 第9-10页 |
| 1.2.2 扩展目标回波模拟方法研究现状 | 第10-11页 |
| 1.3 本文主要内容 | 第11-13页 |
| 2 雷达回波模拟系统实现方案及关键技术 | 第13-25页 |
| 2.1 雷达回波模拟系统实现方案 | 第13-15页 |
| 2.2 坐标系定义及坐标变换 | 第15-18页 |
| 2.2.1 坐标系定义 | 第15-16页 |
| 2.2.2 坐标变换 | 第16-18页 |
| 2.3 扩展目标散射中心建模 | 第18-20页 |
| 2.4 单通道扩展目标回波建模 | 第20-21页 |
| 2.5 扩展目标角度闪烁分析 | 第21-23页 |
| 2.6 数字阵列雷达回波模拟 | 第23-25页 |
| 3 雷达回波模拟系统硬件电路设计与接口调试 | 第25-53页 |
| 3.1 雷达回波模拟系统组成 | 第25-26页 |
| 3.2 高性能处理电路设计 | 第26-36页 |
| 3.2.1 电路设计方案 | 第26-28页 |
| 3.2.2 原理图设计 | 第28-35页 |
| 3.2.3 PCB设计 | 第35-36页 |
| 3.3 高速DAC阵列电路设计 | 第36-42页 |
| 3.3.1 电路设计方案 | 第36-37页 |
| 3.3.2 原理图设计 | 第37-41页 |
| 3.3.3 PCB设计 | 第41-42页 |
| 3.4 相关接口电路调试 | 第42-53页 |
| 3.4.1 千兆网口调试 | 第42-44页 |
| 3.4.2 SRIO接口调试 | 第44-48页 |
| 3.4.3 HyperLink接口调试 | 第48-50页 |
| 3.4.4 核间通信接口调试 | 第50-53页 |
| 4 雷达回波模拟系统软件程序设计 | 第53-70页 |
| 4.1 扩展目标动态回波模拟程序设计 | 第54-62页 |
| 4.1.1 扩展目标参数计算程序设计 | 第54-59页 |
| 4.1.2 单通道扩展目标回波产生程序设计 | 第59-62页 |
| 4.2 干扰动态模拟程序设计 | 第62-66页 |
| 4.2.1 干扰参数计算程序设计 | 第62-65页 |
| 4.2.2 单通道干扰产生程序设计 | 第65-66页 |
| 4.3 多通道阵列天线中频模拟信号产生程序设计 | 第66-70页 |
| 4.3.1 FPGA程序总体结构 | 第66-67页 |
| 4.3.2 SRIO数据接口模块 | 第67-68页 |
| 4.3.3 多通道噪声产生模块 | 第68-69页 |
| 4.3.4 DAC接口模块 | 第69-70页 |
| 5 雷达回波模拟系统测试与验证 | 第70-78页 |
| 5.1 测试环境构建 | 第70-71页 |
| 5.2 测试结果 | 第71-78页 |
| 6 总结与展望 | 第78-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-83页 |
| 附录 | 第83页 |
