基于C66AK多核处理器的H.264到HEVC视频转码软件设计
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第1章 绪论 | 第11-23页 |
| 1.1 课题研究背景和意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-20页 |
| 1.2.1 H.264 视频编码技术概述 | 第12-14页 |
| 1.2.2 HEVC视频编码技术概述 | 第14-19页 |
| 1.2.3 视频转码技术现状 | 第19-20页 |
| 1.3 本文主要研究内容 | 第20-21页 |
| 1.4 本文结构安排 | 第21-23页 |
| 第2章 软件总体设计 | 第23-33页 |
| 2.1 需求分析 | 第23-25页 |
| 2.1.1 功能需求 | 第23-24页 |
| 2.1.2 资源与性能需求 | 第24-25页 |
| 2.2 软件系统框架设计 | 第25-27页 |
| 2.3 硬件平台概述 | 第27-32页 |
| 2.3.1 C66AK多核处理器 | 第27-28页 |
| 2.3.2 硬件开发平台 | 第28-29页 |
| 2.3.3 Windows下开发环境搭建 | 第29页 |
| 2.3.4 Linux下开发环境搭建 | 第29-32页 |
| 2.4 本章小结 | 第32-33页 |
| 第3章 基于ARM核的H.264 解码器设计 | 第33-43页 |
| 3.1 PC平台解码软件仿真 | 第33-38页 |
| 3.1.1 基础软件框架选择 | 第33页 |
| 3.1.2 仿真软件搭建 | 第33-35页 |
| 3.1.3 软件仿真实现 | 第35-38页 |
| 3.2 H.264 解码软件设计 | 第38-40页 |
| 3.3 ARM核H.264 解码性能测试 | 第40-42页 |
| 3.3.1 测试条件 | 第40-41页 |
| 3.3.2 测试结果 | 第41-42页 |
| 3.4 本章小结 | 第42-43页 |
| 第4章 基于DSP核的HEVC编码器设计 | 第43-60页 |
| 4.1 PC平台编码软件仿真 | 第43-48页 |
| 4.1.1 基础软件框架选择 | 第43-44页 |
| 4.1.2 仿真软件搭建 | 第44-46页 |
| 4.1.3 软件仿真实现 | 第46-48页 |
| 4.2 HEVC编码软件的移植 | 第48-51页 |
| 4.2.1 C66AK内存配置 | 第48-49页 |
| 4.2.2 HEVC编码软件移植 | 第49-51页 |
| 4.3 SYS/BIOS配置及JTAG烧写 | 第51-55页 |
| 4.3.1 SYS/BIOS简介 | 第51页 |
| 4.3.2 SYS/BIOS配置 | 第51-53页 |
| 4.3.3 JTAG下载程序 | 第53-55页 |
| 4.4 HEVC并行编码设计 | 第55-58页 |
| 4.4.1 HEVC并行编码方案选择 | 第55-57页 |
| 4.4.2 HEVC并行编码实现 | 第57-58页 |
| 4.5 DSP核HEVC编码性能测试 | 第58-59页 |
| 4.5.1 测试条件 | 第58页 |
| 4.5.2 测试结果 | 第58-59页 |
| 4.6 本章小结 | 第59-60页 |
| 第5章 ARM核与DSP核通讯设计 | 第60-65页 |
| 5.1 ARM核与DSP核的通讯机制 | 第60-62页 |
| 5.1.1 ARM核与DSP核交互软件架构 | 第60-61页 |
| 5.1.2 多核间IPC通信 | 第61-62页 |
| 5.2 ARM核与DSP核的视频图像交互 | 第62-63页 |
| 5.3 DSP核与ARM核的视频码流交互 | 第63-64页 |
| 5.4 本章小结 | 第64-65页 |
| 第6章 视频转码软件应用模块设计 | 第65-72页 |
| 6.1 接收码流 | 第65-67页 |
| 6.2 发送码流 | 第67-69页 |
| 6.3 整体性能测试 | 第69-71页 |
| 6.3.1 测试条件 | 第69-70页 |
| 6.3.2 测试结果 | 第70-71页 |
| 6.4 本章小结 | 第71-72页 |
| 第7章 总结与展望 | 第72-74页 |
| 7.1 研究工作总结 | 第72-73页 |
| 7.2 展望 | 第73-74页 |
| 参考文献 | 第74-79页 |
| 致谢 | 第79-80页 |
| 攻读学位期间参加的科研项目和成果 | 第80页 |
