摘要 | 第5-7页 |
ABSTRACT | 第7页 |
第一章 绪论 | 第11-15页 |
1.1 国内外发展现状 | 第11-13页 |
1.1.1 遥测体制发展现状 | 第11-12页 |
1.1.2 PCM/FM遥测技术 | 第12-13页 |
1.2 本文主要工作内容 | 第13-14页 |
1.3 本文的结构安排 | 第14-15页 |
第二章 数字接收机的相关理论 | 第15-28页 |
2.1 采样定理与频谱搬移 | 第15-16页 |
2.1.1 Nyguist采样定理 | 第15页 |
2.1.2 带通采样定理 | 第15-16页 |
2.2 重采样理论 | 第16-23页 |
2.2.1 整数倍抽取及内插 | 第17-19页 |
2.2.2 任意比重采样 | 第19-21页 |
2.2.3 重采样滤波器的多相分解 | 第21-23页 |
2.3 数字滤波器 | 第23-26页 |
2.3.1 升余弦滤波器 | 第23-24页 |
2.3.2 积分梳状滤波器 | 第24-26页 |
2.4 DDS原理 | 第26-27页 |
2.5 本章小结 | 第27-28页 |
第三章 PCM/FM调制数学建模及仿真 | 第28-38页 |
3.1 PCM/FM调制理论及信号特征 | 第28-31页 |
3.1.1 PCM/FM信号的带宽 | 第28-29页 |
3.1.2 直接频率合成调制原理 | 第29-30页 |
3.1.3 正交调制原理 | 第30-31页 |
3.2 基带成形滤波 | 第31-34页 |
3.2.1 基带信号带宽 | 第31页 |
3.2.2 成形滤波 | 第31-34页 |
3.3 调制仿真 | 第34-37页 |
3.4 本章小结 | 第37-38页 |
第四章 PCM/FM解调数学建模及仿真 | 第38-53页 |
4.1 解调原理 | 第38-40页 |
4.1.1 非相干解调 | 第38-39页 |
4.1.2 相干解调 | 第39-40页 |
4.2 CORDIC算法及鉴频原理 | 第40-43页 |
4.2.1 叉积鉴频 | 第41-42页 |
4.2.2 CORDIC鉴相原理 | 第42-43页 |
4.2.3 差分鉴频 | 第43页 |
4.3 载波同步 | 第43-46页 |
4.3.1 多普勒频移的误差影响 | 第43-44页 |
4.3.2 锁频环频偏抑制算法 | 第44-45页 |
4.3.3 基于滑窗的包络极值频偏抑制算法 | 第45页 |
4.3.4 一种改进的载波频偏抑制方法 | 第45-46页 |
4.4 基于超前/滞后门的位同步设计 | 第46-50页 |
4.5 PCM/FM解调过程数学建模及验证 | 第50-52页 |
4.6 本章小结 | 第52-53页 |
第五章 PCM数据及码型和帧结构 | 第53-58页 |
5.1 PCM数据 | 第53-55页 |
5.1.1 m序列特性及生成原理 | 第53-54页 |
5.1.2 正弦波序列 | 第54-55页 |
5.2 PCM码型 | 第55-56页 |
5.3 PCM帧格式 | 第56-57页 |
5.4 本章小结 | 第57-58页 |
第六章 PCM/FM数字基带模块的实现 | 第58-75页 |
6.1 技术指标及硬件平台 | 第58-59页 |
6.2 设计语言及开发环境介绍 | 第59-60页 |
6.2.1 HDL语言 | 第59-60页 |
6.2.2 ISE开发环境 | 第60页 |
6.3 核心器件介绍 | 第60-63页 |
6.3.1 FPGA介绍 | 第60-61页 |
6.3.2 ADC/DAC器件介绍 | 第61-63页 |
6.4 PCM/FM调制的FPGA实现 | 第63-67页 |
6.4.1 PCM码生成模块 | 第63-65页 |
6.4.2 PCM/FM调制的4路并行直接频率合成 | 第65-66页 |
6.4.3 SERDES接口 | 第66-67页 |
6.5 PCM/FM解调的FPGA实现 | 第67-72页 |
6.5.1 IP核介绍 | 第68-69页 |
6.5.2 位同步 | 第69-71页 |
6.5.3 帧同步策略 | 第71-72页 |
6.6 PCM/FM基带模块验证 | 第72-74页 |
6.7 本章小结 | 第74-75页 |
第七章 总结与展望 | 第75-76页 |
致谢 | 第76-77页 |
参考文献 | 第77-79页 |